„Elektronika alapjai” változatai közötti eltérés
a →Gyakorlatok: Hetek számának javítása |
a →Előadások: Lista javítása |
||
| 39. sor: | 39. sor: | ||
*[[Média:Elektro EA03 20240226 CMOS-alapok.pdf|3. hét]]: (C)MOS-tranzisztor: működése, kapcsolási rajz; digitális logika: Boole-algebra, swing, rail, transzferkarakterisztika, komparálási feszültség, zaj- / zavarvédettség, jelregeneráció, robosztusság; CMOS-áramkörök, -inverter, -kapu (PUN, PDN): NOR, NAND, komplex; transzferkapu, clocked CMOS; -tárolók: latch, flip-flop | *[[Média:Elektro EA03 20240226 CMOS-alapok.pdf|3. hét]]: (C)MOS-tranzisztor: működése, kapcsolási rajz; digitális logika: Boole-algebra, swing, rail, transzferkarakterisztika, komparálási feszültség, zaj- / zavarvédettség, jelregeneráció, robosztusság; CMOS-áramkörök, -inverter, -kapu (PUN, PDN): NOR, NAND, komplex; transzferkapu, clocked CMOS; -tárolók: latch, flip-flop | ||
*4. hét: az előző hét folytatása: tárolás, D-latch és -flipflop; [[Média:Elektro EA04 20240304 CMOS-digit-tervezes.pdf| CMOS-áramkörök késleltetése és fogyasztása]]: CMOS-inverter (késleltetés, terhelés), teljesítmény, energia, statikus / dinamikus fogyasztás (töltéspumpálás), PDP, dynamic voltage frequency scaling, energiatakarékossági módok; digitálisrendszer-tervezés: szinkron szekvenciális logika, design flow, VHDL, SystemVerilog, logikai verifikáció és szintézis, ((lépések: floorplan, power plan, place, route, pad-ring)), post-layout szimuláció | *4. hét: az előző hét folytatása: tárolás, D-latch és -flipflop; [[Média:Elektro EA04 20240304 CMOS-digit-tervezes.pdf| CMOS-áramkörök késleltetése és fogyasztása]]: CMOS-inverter (késleltetés, terhelés), teljesítmény, energia, statikus / dinamikus fogyasztás (töltéspumpálás), PDP, dynamic voltage frequency scaling, energiatakarékossági módok; digitálisrendszer-tervezés: szinkron szekvenciális logika, design flow, VHDL, SystemVerilog, logikai verifikáció és szintézis, ((lépések: floorplan, power plan, place, route, pad-ring)), post-layout szimuláció | ||
* | *[[Média:Elektro EA05 20240311 memoriak.pdf|5. hét]]: memóriák: alapfogalmak, felépítése (word line, bit line), bank; SRAM: felépítése; (embedded) DRAM: cella, írás, olvasás, frissítés (burst refresh, distributed (hidden) refresh); CAM: search data register, elemi cella; MROM: pszeudo-NMOS-kapu, NOR- / NAND-kapu, OTP ROM; (((anti)fuse, PLICE)); küszöbfeszültség, (E)EPROM, flash EEPROM (SLC / MLC, NOR / NAND); ((SONOS, VNAND, NVRAM, FERAM, MRAM)) | ||
[[Média:Elektro EA05 20240311 memoriak.pdf|5. hét]]: memóriák: alapfogalmak, felépítése (word line, bit line), bank; SRAM: felépítése; (embedded) DRAM: cella, írás, olvasás, frissítés (burst refresh, distributed (hidden) refresh); CAM: search data register, elemi cella; MROM: pszeudo-NMOS-kapu, NOR- / NAND-kapu, OTP ROM; (((anti)fuse, PLICE)); küszöbfeszültség, (E)EPROM, flash EEPROM (SLC / MLC, NOR / NAND); ((SONOS, VNAND, NVRAM, FERAM, MRAM)) | |||
*[[Média:Elektro EA06 20240318 analog-alapok.pdf|6. hét]]: analóg jelformálás és erősítés: (valós) erősítő, csillapítás, szűrés; összegzés, különbség, integrálás; valós feszültségforrás, Thévenin-tétel, dB, műveleti erősítő (negatív visszacsatolás), (nem)invertáló alapkapcsolás | *[[Média:Elektro EA06 20240318 analog-alapok.pdf|6. hét]]: analóg jelformálás és erősítés: (valós) erősítő, csillapítás, szűrés; összegzés, különbség, integrálás; valós feszültségforrás, Thévenin-tétel, dB, műveleti erősítő (negatív visszacsatolás), (nem)invertáló alapkapcsolás | ||
*[[Média:Elektro EA06 20240325 opamp-osc.pdf|7. hét]]: műveleti erősítők: (invertáló) összeadó, kivonó, mérő, integrátor, valós, komparátor, voltmérő, hiszterézis; (kristály)oszcillátorok: PLL | *[[Média:Elektro EA06 20240325 opamp-osc.pdf|7. hét]]: műveleti erősítők: (invertáló) összeadó, kivonó, mérő, integrátor, valós, komparátor, voltmérő, hiszterézis; (kristály)oszcillátorok: PLL | ||