„Mérés laboratórium 1.” változatai közötti eltérés
aNincs szerkesztési összefoglaló |
|||
| 68. sor: | 68. sor: | ||
*[[Media:meres1_3lab_20131018_beugro_a.jpg|Beugró (2013.10.18) A]] | *[[Media:meres1_3lab_20131018_beugro_a.jpg|Beugró (2013.10.18) A]] | ||
*[[Media:meres1_3lab_20131018_beugro_b.jpg|Beugró (2013.10.18) B]] | *[[Media:meres1_3lab_20131018_beugro_b.jpg|Beugró (2013.10.18) B]] | ||
* | *[https://docs.google.com/document/d/108Nb8CgFHO3l3vbGsEaHehPhm3LCOvvhstQ1JJYrIWg/edit?usp=sharing 3. beugrók szerkesztésre is] | ||
== 4. mérés == | == 4. mérés == | ||
| 79. sor: | 79. sor: | ||
== Ellenőrző mérés == | == Ellenőrző mérés == | ||
Ez csak két óra és egyedül kell csinálni. Az első részében verilog kódot kell írni, majd az FPGA-ra feltölteni, a második részében pedig hibát kell keresni a negyedik mérésről ismert rendszerben. Itt nem kell jegyzőkönyvet írni ha be tudod mutatni az idő lejárta előtt. Rosszabb jegyért elég szimuláción futtatni a verilogos részt. | Ez csak két óra és egyedül kell csinálni. Az első részében verilog kódot kell írni, majd az FPGA-ra feltölteni, a második részében pedig hibát kell keresni a negyedik mérésről ismert rendszerben. Itt nem kell jegyzőkönyvet írni ha be tudod mutatni az idő lejárta előtt. Rosszabb jegyért elég szimuláción futtatni a verilogos részt. | ||
[ | *[[Media:Meres1_em_2011_peldak.pdf | 2011-es ellenőrző mérés mintafeladatai]] | ||
[ | *[[Media:Meres1_em_2011_verilog.zip | verilogos példák lehetséges megoldásai]] | ||
== Jegyzőkönyv == | == Jegyzőkönyv == | ||