„Mérés 1 Ellenőrző kérdések 1” változatai közötti eltérés
a →2010-es beugrók: Helyesírási hibák javítása |
|||
2. sor: | 2. sor: | ||
'''Az ellenőrző kérdésekre összeírt válaszok bemagolása nem helyettesíti a mérési útmutató átolvasásást. Olvassátok át a jegyzeteket, mérési útmutatókat is!''' | '''Az ellenőrző kérdésekre összeírt válaszok bemagolása nem helyettesíti a mérési útmutató átolvasásást. Olvassátok át a jegyzeteket, mérési útmutatókat is!''' | ||
==2010-es beugrók== | ==2010-es beugrók== | ||
17. sor: | 18. sor: | ||
# Adott egy and_gate és egy or_gate modul, melyek kétbemenetű és-, illetve vagy-kaput valósítanak meg, bemeneteik in1 és in2, kimenetük out1. Ezek felhasználásával készítse el egy modul Verilog kódját modul deklarációval, amely a következő logikai | # Adott egy and_gate és egy or_gate modul, melyek kétbemenetű és-, illetve vagy-kaput valósítanak meg, bemeneteik in1 és in2, kimenetük out1. Ezek felhasználásával készítse el egy modul Verilog kódját modul deklarációval, amely a következő logikai | ||
# Egy Verilog Test Fixture-ben az alábbi hullámformát szeretnénk előállítani. Adja meg az ehhez tartozó Verilog kódot. | # Egy Verilog Test Fixture-ben az alábbi hullámformát szeretnénk előállítani. Adja meg az ehhez tartozó Verilog kódot. | ||
==2013-as beugrók== | |||
1. Egy számlálót szeretnénk megvalósítani Verilog nyelven, amely a 0... 6.249.999 tartományban számol. | |||
a. Milyen típusú és hány bites jelre van ehhez szükség? | |||
b. Amennyiben a számlálót 50MHz frekvenciájú órajelről működtetjük, mekkora lesz egy körülfordulási ideje ms-ben? | |||
2. Adja meg egy engedélyezhető, jobbra shiftelő 8 bites shift regiszter Verilog kódját modul deklarációval (portok: clk - órajel, ce - engedélyezés, din - 1 bites adat bemenet, dout - 1 bites adat kimenet). | |||
3. Adja meg egy szinkron resetelhető egy digites BCD (binárisan kódolt decimális, azaz 0...9 tartományban számláló) lefelé számláló Verilog kódját modul deklarációval (portok: clk - órajel, rst - reset, dout - számláló kimenet). | |||
4. Adja meg egy 1 bites, 3:1 multiplexer Verilog kódját. Portok: i0, i1, i2: adatbemenetek; sel: kiválasztó bemenet; r: kimenet. | |||
5. Adja meg azon Verilog kódot, amely szimulációban a 20MHz-es órajel generálására használható! | |||
[[Category:Infoalap]] | [[Category:Infoalap]] |