„Logikai tervezés” változatai közötti eltérés

(Egy közbenső módosítás ugyanattól a felhasználótól nincs mutatva)

2. sor:

| név = Logikai tervezés

| tárgykód = VIMIMA13

| szak = MSc ~~Villamorménök~~

| szak = MSc Villamosmérnök

| kredit = 4

| félév = 1. félév (tavasz)

23. sor:

*'''Jelenlét:''' Nem kötelező, de érdemes bejárni az előadásokra és laborokra.

*'''Házi feladat: ''' A félév során kétfős csapatokban kell egy önálló FPGA tervezési feladatot az elejétől a végéig megcsinálni. Az aláírás feltétele, a legalább elfogadható szintű házi feladat, ami 25%-ban számít bele az év végi jegybe.

*'''Vizsga:''' A tárgy írásbeli vizsgával zárul, melyen legalább 40%-ot kell elérni. A vizsga eredménye 75%-ban számít bele az év végi jegybe.<br />Minden vizsgán maximum 40 pont ~~szerezhető~~, amihez még hozzáadódik a házi feladat osztályzatának kétszerese. Az így elérhető 50 pont alapján a ponthatárok:

*'''Vizsga:''' A tárgy írásbeli vizsgával zárul, melyen legalább 40%-ot kell elérni. A vizsga eredménye 75%-ban számít bele az év végi jegybe.<br />Minden vizsgán maximum 75 pont szerezhető (régen 40 pont, lsd. pl. 2016-os vizsgák), amihez még hozzáadódik a házi feladat osztályzatának ötszöröse (régen kétszerese). Az így elérhető 100 pont alapján a ponthatárok:

**1: 0 - 19

**1: 0 - 39

**2: 20 - 26

**2: 40 - 54

**3: 27 - 33

**3: 55 - 69

**4: 34 - 40

**4: 70 - 84

**5: 41 - 50

**5: 85 - 100

== Vizsgák ==

50. sor:

# FIFO 12pont

# Adott kódból hullámábra felrajzolása. 8pont

}}

{{Rejtett | mutatott='''2019.06.06''' | szöveg=

# DSP48E1 műveletvégző erőforrásai és azok adatszélességei, hány DSP szelet kell két db 35 bites szám összeszorzásához (10 pont)

# Párhuzamos EPROM/Flash konfig. interfész története: miért volt eredetileg párhuzamos a konfig if, miért tűnt el, miért jött vissza (10 pont)

# 256 tap-es FIR szűrő, 24 bites adatokkal, 35 bites együtthatókkal, 5 MHz adatsebesség, 200 MHz működési frekvencia, hány MAC egység kell, egy MAC-en belül hány DSP szelet, hány BRAM az együtthatóknak és hány BRAM az adatoknak (itt a szükséges portok számára kellett nagyon odafigyelni) (10 pont)

# Forrás szinkron, center aligned DDR if: mi az pontosan, hogyan lehet 1db ilyen lane-t megvalósítani a Kintex-7es kártyán (100 MHz rendszerórajel, 1.2 Gbps kimenő adatsebesség, 8 bites párhuzamos adat, MMCM-et, órajel buffereket, SERDES-t kellett rajzolni) (10 pont)

# RTL kód írása, a gyakorlaton megvalósított ADC illesztés tulajdonképpen, MCLK, SCLK, LRCK órajelek előállítása, soros bemenetből 2x24 bites kimenetet és annak a valid jelzését kellett előállítani (20 pont)

# Verilog kód értelmezése, hullámábra rajzolása, ugyanaz a feladat volt, mint a 2012-es vizsgában, ügyelni kellett rá, hogy minden always blokk a reset jelre is érzékeny volt, tehát a reset hatása aszinkron módon jelent meg (de persze az rst felfutó éléhez nem volt segédvonal) (15 pont)

}}

[[Category:Valaszthato]]

@@ 2. sor: / 2. sor: @@
 | név = Logikai tervezés
 | tárgykód = VIMIMA13
-| szak = MSc Villamorménök
+| szak = MSc Villamosmérnök
 | kredit = 4
 | félév = 1. félév (tavasz)
@@ 23. sor: / 23. sor: @@
 *'''Jelenlét:''' Nem kötelező, de érdemes bejárni az előadásokra és laborokra.
 *'''Házi feladat: ''' A félév során kétfős csapatokban kell egy önálló FPGA tervezési feladatot az elejétől a végéig megcsinálni. Az aláírás feltétele, a legalább elfogadható szintű házi feladat, ami 25%-ban számít bele az év végi jegybe.
-*'''Vizsga:''' A tárgy írásbeli vizsgával zárul, melyen legalább 40%-ot kell elérni. A vizsga eredménye 75%-ban számít bele az év végi jegybe.<br />Minden vizsgán maximum 40 pont szerezhető, amihez még hozzáadódik a házi feladat osztályzatának kétszerese. Az így elérhető 50 pont alapján a ponthatárok:
+*'''Vizsga:''' A tárgy írásbeli vizsgával zárul, melyen legalább 40%-ot kell elérni. A vizsga eredménye 75%-ban számít bele az év végi jegybe.<br />Minden vizsgán maximum 75 pont szerezhető (régen 40 pont, lsd. pl. 2016-os vizsgák), amihez még hozzáadódik a házi feladat osztályzatának ötszöröse (régen kétszerese). Az így elérhető 100 pont alapján a ponthatárok:
-**1: 0  - 19
+**1: 0  - 39
-**2: 20 - 26
+**2: 40 - 54
-**3: 27 - 33
+**3: 55 - 69
-**4: 34 - 40
+**4: 70 - 84
-**5: 41 - 50
+**5: 85 - 100
 == Vizsgák ==
@@ 50. sor: / 50. sor: @@
 # FIFO 12pont
 # Adott kódból hullámábra felrajzolása. 8pont
+}}
+{{Rejtett | mutatott='''2019.06.06''' | szöveg=
+# DSP48E1 műveletvégző erőforrásai és azok adatszélességei, hány DSP szelet kell két db 35 bites szám összeszorzásához (10 pont)
+# Párhuzamos EPROM/Flash konfig. interfész története: miért volt eredetileg párhuzamos a konfig if, miért tűnt el, miért jött vissza (10 pont)
+# 256 tap-es FIR szűrő, 24 bites adatokkal, 35 bites együtthatókkal, 5 MHz adatsebesség, 200 MHz működési frekvencia, hány MAC egység kell, egy MAC-en belül hány DSP szelet, hány BRAM az együtthatóknak és hány BRAM az adatoknak (itt a szükséges portok számára kellett nagyon odafigyelni) (10 pont)
+# Forrás szinkron, center aligned DDR if: mi az pontosan, hogyan lehet 1db ilyen lane-t megvalósítani a Kintex-7es kártyán (100 MHz rendszerórajel, 1.2 Gbps kimenő adatsebesség, 8 bites párhuzamos adat, MMCM-et, órajel buffereket, SERDES-t kellett rajzolni) (10 pont)
+# RTL kód írása, a gyakorlaton megvalósított ADC illesztés tulajdonképpen, MCLK, SCLK, LRCK órajelek előállítása, soros bemenetből 2x24 bites kimenetet és annak a valid jelzését kellett előállítani (20 pont)
+# Verilog kód értelmezése, hullámábra rajzolása, ugyanaz a feladat volt, mint a 2012-es vizsgában, ügyelni kellett rá, hogy minden always blokk a reset jelre is érzékeny volt, tehát a reset hatása aszinkron módon jelent meg (de persze az rst felfutó éléhez nem volt segédvonal) (15 pont)
 }}
 [[Category:Valaszthato]]