„Laboratórium 1 - 3. Mérés: Digitális alapeszközök” változatai közötti eltérés

A VIK Wikiből
Új oldal, tartalma: „{{GlobalTemplate|Villanyalap|LaborI3asMérés}} -- SzaboKristof - 2008.12.04. Beugró kérdések kidolgozva a csatolt doc-ban. Category:Villanyalap
 
 
(10 közbenső módosítás, amit 8 másik szerkesztő végzett, nincs mutatva)
1. sor: 1. sor:
{{GlobalTemplate|Villanyalap|LaborI3asMérés}}
{{Vissza|Laboratórium 1}}


__TOC__


-- [[SzaboKristof]] - 2008.12.04.
== A mérésről ==


Beugró kérdések kidolgozva a csatolt doc-ban.
* Megismerkedtetek az ISE környezettel, a Verilog nyelvvel és a Logsys panellel.
*'''Milyen modulokat tanultatok:'''
**Számláló
**Shift regiszter
**Rate generátor
*'''Írtatok egyszerű testbenchet is:'''
**Órajel generálás (nem felejtkezünk meg a timescale direktíváról)
**Bemenő jelek előállítása
*'''Milyen feladatok voltak még:'''
**Bemenő jelek szinkronizálása az órajelhez (D-flipfloppal)
**Vájtfülűbbeknek .ucf file írása a Logsys panelre szitázott információk alapján
*'''Miket szoktatok elrontani:'''
**Nem tudjátok az alap modulokat, különös tekintettel a shift regiszterre
**Keveritek a rate generátort a testbench órajel előállításával
**Keveritek az assign utasításban és always blokkban megtehető dolgokat (assign utasítás használatakor NINCS if, else, stb vezérlési szerkezet. Mindent operátorokkal írsz le)
**Élérzékeny always blokk érzékenységi listájába össze-vissza írtok mindenfélét (pedig, mint tudjuk, egy órajelről megy minden sorrendi always blokk)
**Attól való félelmetekben, hogy latch-et fog tartalmazni a kód az élérzékeny always blokkban is kifejtetek minden if meg case szerkezetet, pedig latch a kombinációs logikát megvalósító always blokkban (always @ (*) ) keletkezik.


== Házihoz segítség ==


[[Category:Villanyalap]]
== Segédanyagok ==
 
* [[Media:idigit_verilog_utmutato.pdf | A Verilog nyelv részletesebb bemutatása]] - Az infósok első féléves digit tárgyához készült, de emészthetően leírja amit nekünk is tudni kell
 
=== Beugró kérdések kidolgozása: Ellenörző kérdések 2018 ===
[[:File:Verilog beugrók.pdf| Nem hivatalos kidolgozás]]
 
=== 2016 őszétől (VIMIAC12) ===
[[Média:Labor1_meres3_ellenorzokerdesek_2016.pdf|Nem hivatalos kidolgozás]]
 
=== 2016 őszéig (VIMIAC05) ===
 
'''1. Mik a lényeges különbségek a közönséges analóg oszcilloszkóp és a logikai állapotanalizátor közt, felhasználói szempontból?'''
 
Az analóg szkóp csak periodikus jelek megjelenítésére alkalmas, az analizátor digitális volta miatt bármilyen (digitális) jelet képes megjeleníteni.
 
'''2. Mik a lényeges különbségek a digitális oszcilloszkóp (DSO) és a logikai állapotanalizátor közt, felhasználói szempontból?'''
 
Digitális szkóp csak 2 jelet tud megjeleníteni (a 2 bemenete miatt), a log. anal. viszont egy busz összes jelét is.
 
'''3. Mi a különbség a logikai analizátor állapotanalízis és időzítésanalízis üzemmódja közt?'''
 
Állapotanalízis módban a mintavevő jelet a külső (ezért az adattal szinkron) órajel adja, így csak a vizsgált hálózat állapotai kerülnek az állapottárba. Időzítésanalízis módban viszont az órajel egy független, belső generátorból ered, így ez a mód alkalmas a vizsgált hálózat jeleinek időbeli lefolyásának vizsgálatára is.
 
'''4. Mi a szerepe a triggerjelnek ill. a triggerszónak a közönséges analóg oszcilloszkópnál ill. a logikai állapotanalizátornál?'''
 
A triggerjel szintjét el nem érő bemeneti jel nem kerül megjelenítésre a szkópon. Az analizátor esetében, ha a triggerszónak megfelelő állapotsorozat jelenik meg a bemeneten, elkezdődik az adatgyűjtés (előre meghatározott számú mintáig).
 
'''5. Hogyan választja ki a mintavevő órajelet a logikai analizátor alkalmazásánál?'''
 
Állapotanalizátor módhoz külső órajelet, időzítésanalizátor módhoz belső órajelet használunk.
 
'''6. A vizsgált szekvenciális hálózat egymás utáni állapotait akarjuk meghatározni. Milyen üzemmód ajánlott ebben az esetben, és mi legyen a mintavételező jel forrása?'''
 
Állapotanalizátor mód ajánlott, és a szekvenciális hálózat saját órajele legyen a a mintavételező jel forrása.
 
'''7. A logikai analizátorral vizsgált CMOS hálózat tápfeszültsége 3 V. Mekkora az ajánlott komparálási feszültség az analizátor bemenetén?'''
 
A tápfeszültség fele, azaz 1,5V.
 
'''8. Egy hálózat terjedési késleltetését (Td) akarjuk meghatározni logikai analizátorral. Milyen üzemmódot használjunk ebben az esetben, mi legyen a mintavételező jel forrása, mekkora legyen a frekvenciája?'''
 
Időzítésanalizátor üzemmódot használjunk, a mintavételező jelforrás a belső órajel,  melynek frekvenciája sokkal nagyobb legyen, mint a terjedési késleltetés (fs>>1/Td).
 
'''9. Logikai analizátorral egy periodikus négyszögjelet vizsgálunk, melyről előzetesen azt tudjuk, hogy frekvenciája 5 kHz - 10 kHz, kitöltési tényezője pedig 20% és 50% közé esik. Mekkora legyen a mintavételi frekvencia minimális értéke, ha a jel L és H értékének időtartamát egyaránt legalább 5% pontossággal kívánjuk meghatározni. A számításnál tételezze fel, hogy csak egyetlen periódust mérünk az analizátorral.'''
 
A kvantálási hiba ±Ts nagyságú bizonytalanságot jelent az időmérésben. Ebből most mi is következik??
 
[[Kategória:Villamosmérnök]]

A lap jelenlegi, 2023. január 19., 17:49-kori változata


A mérésről

  • Megismerkedtetek az ISE környezettel, a Verilog nyelvvel és a Logsys panellel.
  • Milyen modulokat tanultatok:
    • Számláló
    • Shift regiszter
    • Rate generátor
  • Írtatok egyszerű testbenchet is:
    • Órajel generálás (nem felejtkezünk meg a timescale direktíváról)
    • Bemenő jelek előállítása
  • Milyen feladatok voltak még:
    • Bemenő jelek szinkronizálása az órajelhez (D-flipfloppal)
    • Vájtfülűbbeknek .ucf file írása a Logsys panelre szitázott információk alapján
  • Miket szoktatok elrontani:
    • Nem tudjátok az alap modulokat, különös tekintettel a shift regiszterre
    • Keveritek a rate generátort a testbench órajel előállításával
    • Keveritek az assign utasításban és always blokkban megtehető dolgokat (assign utasítás használatakor NINCS if, else, stb vezérlési szerkezet. Mindent operátorokkal írsz le)
    • Élérzékeny always blokk érzékenységi listájába össze-vissza írtok mindenfélét (pedig, mint tudjuk, egy órajelről megy minden sorrendi always blokk)
    • Attól való félelmetekben, hogy latch-et fog tartalmazni a kód az élérzékeny always blokkban is kifejtetek minden if meg case szerkezetet, pedig latch a kombinációs logikát megvalósító always blokkban (always @ (*) ) keletkezik.

Házihoz segítség

Segédanyagok

Beugró kérdések kidolgozása: Ellenörző kérdések 2018

Nem hivatalos kidolgozás

2016 őszétől (VIMIAC12)

Nem hivatalos kidolgozás

2016 őszéig (VIMIAC05)

1. Mik a lényeges különbségek a közönséges analóg oszcilloszkóp és a logikai állapotanalizátor közt, felhasználói szempontból?

Az analóg szkóp csak periodikus jelek megjelenítésére alkalmas, az analizátor digitális volta miatt bármilyen (digitális) jelet képes megjeleníteni.

2. Mik a lényeges különbségek a digitális oszcilloszkóp (DSO) és a logikai állapotanalizátor közt, felhasználói szempontból?

Digitális szkóp csak 2 jelet tud megjeleníteni (a 2 bemenete miatt), a log. anal. viszont egy busz összes jelét is.

3. Mi a különbség a logikai analizátor állapotanalízis és időzítésanalízis üzemmódja közt?

Állapotanalízis módban a mintavevő jelet a külső (ezért az adattal szinkron) órajel adja, így csak a vizsgált hálózat állapotai kerülnek az állapottárba. Időzítésanalízis módban viszont az órajel egy független, belső generátorból ered, így ez a mód alkalmas a vizsgált hálózat jeleinek időbeli lefolyásának vizsgálatára is.

4. Mi a szerepe a triggerjelnek ill. a triggerszónak a közönséges analóg oszcilloszkópnál ill. a logikai állapotanalizátornál?

A triggerjel szintjét el nem érő bemeneti jel nem kerül megjelenítésre a szkópon. Az analizátor esetében, ha a triggerszónak megfelelő állapotsorozat jelenik meg a bemeneten, elkezdődik az adatgyűjtés (előre meghatározott számú mintáig).

5. Hogyan választja ki a mintavevő órajelet a logikai analizátor alkalmazásánál?

Állapotanalizátor módhoz külső órajelet, időzítésanalizátor módhoz belső órajelet használunk.

6. A vizsgált szekvenciális hálózat egymás utáni állapotait akarjuk meghatározni. Milyen üzemmód ajánlott ebben az esetben, és mi legyen a mintavételező jel forrása?

Állapotanalizátor mód ajánlott, és a szekvenciális hálózat saját órajele legyen a a mintavételező jel forrása.

7. A logikai analizátorral vizsgált CMOS hálózat tápfeszültsége 3 V. Mekkora az ajánlott komparálási feszültség az analizátor bemenetén?

A tápfeszültség fele, azaz 1,5V.

8. Egy hálózat terjedési késleltetését (Td) akarjuk meghatározni logikai analizátorral. Milyen üzemmódot használjunk ebben az esetben, mi legyen a mintavételező jel forrása, mekkora legyen a frekvenciája?

Időzítésanalizátor üzemmódot használjunk, a mintavételező jelforrás a belső órajel, melynek frekvenciája sokkal nagyobb legyen, mint a terjedési késleltetés (fs>>1/Td).

9. Logikai analizátorral egy periodikus négyszögjelet vizsgálunk, melyről előzetesen azt tudjuk, hogy frekvenciája 5 kHz - 10 kHz, kitöltési tényezője pedig 20% és 50% közé esik. Mekkora legyen a mintavételi frekvencia minimális értéke, ha a jel L és H értékének időtartamát egyaránt legalább 5% pontossággal kívánjuk meghatározni. A számításnál tételezze fel, hogy csak egyetlen periódust mérünk az analizátorral.

A kvantálási hiba ±Ts nagyságú bizonytalanságot jelent az időmérésben. Ebből most mi is következik??