„Laboratórium 1 - 10. Mérésből ellenőrző mérés” változatai közötti eltérés
Nincs szerkesztési összefoglaló |
Nincs szerkesztési összefoglaló |
||
| 1. sor: | 1. sor: | ||
* 2019.12.09. Két csoport volt, az egyiknek oda vissza futó led-et, a másiknak Johnson-számlálót kellett írnia. Nagyon fontos, hogy mérés végére legyen egy működő szimuláció, még ha a verilog kód működés nem is teljesen tökéletes. Ellenőrzéskor elsősorban a szimulációs ablakra kíváncsiak, a kódot nem is feltétlenül nézik meg. Jól működő szimuláció 3-ast ért, az fpga panelba programozva 5-öst. | |||
* Egy tetszőleges kombinációs vagy sorrendi hálózatot kellett írni verilogban. Javasolta, hogy pl. számláló, vagy multiplexer legyen. Vagyis mi megválaszthattuk, hogy mit írunk. Csinálni kellett egy test bench waveform-ot, majd fpga-ra kellett küldeni. Úgy emlékszem azt mondta, hogy ha fpga-n működik: 5-ös, ha a test bench: 4-es, helyes szintaktika: 2-es. Jegyzőkönyv nem kellett. Számláló és egy multiplexer (8 bites) | * Egy tetszőleges kombinációs vagy sorrendi hálózatot kellett írni verilogban. Javasolta, hogy pl. számláló, vagy multiplexer legyen. Vagyis mi megválaszthattuk, hogy mit írunk. Csinálni kellett egy test bench waveform-ot, majd fpga-ra kellett küldeni. Úgy emlékszem azt mondta, hogy ha fpga-n működik: 5-ös, ha a test bench: 4-es, helyes szintaktika: 2-es. Jegyzőkönyv nem kellett. Számláló és egy multiplexer (8 bites) | ||
*[[Media:Labor1_ellenorzomeres_verilog_2013.pdf|Verilog példák]] | *[[Media:Labor1_ellenorzomeres_verilog_2013.pdf|Verilog példák]] | ||