VIK Wiki

„Laboratórium 1 - 10. Mérés: Sorrendi hálózat vizsgálata” változatai közötti eltérés

← Régebbi szerkesztésÚjabb szerkesztés →
VizuálisWikiszöveges
David14 (vitalap | szerkesztései)
4 081 szerkesztés
Kucoresz (vitalap | szerkesztései)
3 szerkesztés
77. sor: 77. sor:
'''7. Miért nem ajánlott, hogy egy Verilog tervben több órajel forrást használjunk?'''
'''7. Miért nem ajánlott, hogy egy Verilog tervben több órajel forrást használjunk?'''


Több órajel forrás esetén hazárd alakulhat ki esetlegesen.
Az FPGA-ban az órajelnek egy speciális, "gyors vezeték" van dedikálva. Ha az órajelet pl. leosztva továbbítod, akkor mivel már nem fog a dedikált órajelvezetéken közlekedni, nem garantált, hogy az pontos lesz, azért könnyen hazárdokat idézhet elő.
*Egy FPGA-ban véges számú alacsony késleltetésű órajelelosztó hálózat van, ha ezeket elhasználod, akkor már nem garantált, hogy tényleg úgy fog működni a terved, mint ahogy kéne
*Több órajelnél probléma lehet az egyes FF-ok hold és setup time-jainak megtartása, ekkor a FF-ok metastabil állapotba kerülhetnek (nem definiált a kimenet)


'''8. Miért kerülendő a Latch-ek használata? Mire kell figyelni a Verilogban, ha if vagy case szerkezettel írunk le egy kombinációs logikát?'''
'''8. Miért kerülendő a Latch-ek használata? Mire kell figyelni a Verilogban, ha if vagy case szerkezettel írunk le egy kombinációs logikát?'''
A lap eredeti címe: „https://vik.wiki/Laboratórium_1_-_10._Mérés:_Sorrendi_hálózat_vizsgálata”