Mérés 1 Ellenőrző kérdések 1 - Laptörténet

Mort: /* 2013-as beugrók */

2013-09-21T11:07:47Z

2013-as beugrók

← Régebbi változat		A lap 2013. szeptember 21., 13:07-kori változata
26. sor:		26. sor:
	b. Amennyiben a számlálót 50MHz frekvenciájú órajelről működtetjük, mekkora lesz egy körülfordulási ideje ms-ben?		b. Amennyiben a számlálót 50MHz frekvenciájú órajelről működtetjük, mekkora lesz egy körülfordulási ideje ms-ben?
	2. Adja meg egy engedélyezhető, jobbra shiftelő 8 bites shift regiszter Verilog kódját modul deklarációval (portok: clk - órajel, ce -		2. Adja meg egy engedélyezhető, jobbra shiftelő 8 bites shift regiszter Verilog kódját modul deklarációval (portok: clk - órajel, ce -
	engedélyezés, din - 1 bites adat bemenet, dout - 1 bites adat kimenet).		engedélyezés, din - 1 bites adat bemenet, dout - 1 bites adat kimenet).
	3. Adja meg egy szinkron resetelhető egy digites BCD (binárisan kódolt decimális, azaz 0...9 tartományban számláló) lefelé számláló		3. Adja meg egy szinkron resetelhető egy digites BCD (binárisan kódolt decimális, azaz 0...9 tartományban számláló) lefelé számláló
	Verilog kódját modul deklarációval (portok: clk - órajel, rst - reset, dout - számláló kimenet).		Verilog kódját modul deklarációval (portok: clk - órajel, rst - reset, dout - számláló kimenet).
	4. Adja meg egy 1 bites, 3:1 multiplexer Verilog kódját. Portok: i0, i1, i2: adatbemenetek; sel: kiválasztó bemenet; r: kimenet.		4. Adja meg egy 1 bites, 3:1 multiplexer Verilog kódját. Portok: i0, i1, i2: adatbemenetek; sel: kiválasztó bemenet; r: kimenet.
	5. Adja meg azon Verilog kódot, amely szimulációban a 20MHz-es órajel generálására használható!		5. Adja meg azon Verilog kódot, amely szimulációban a 20MHz-es órajel generálására használható!

	[[Category:Infoalap]]		[[Category:Infoalap]]

Mort: /* 2013-as beugrók */

2013-09-21T11:07:03Z

2013-as beugrók

← Régebbi változat		A lap 2013. szeptember 21., 13:07-kori változata
25. sor:		25. sor:
	a. Milyen típusú és hány bites jelre van ehhez szükség?		a. Milyen típusú és hány bites jelre van ehhez szükség?
	b. Amennyiben a számlálót 50MHz frekvenciájú órajelről működtetjük, mekkora lesz egy körülfordulási ideje ms-ben?		b. Amennyiben a számlálót 50MHz frekvenciájú órajelről működtetjük, mekkora lesz egy körülfordulási ideje ms-ben?
	2. Adja meg egy engedélyezhető, jobbra shiftelő 8 bites shift regiszter Verilog kódját modul deklarációval (portok: clk - órajel, ce - engedélyezés, din - 1 bites adat bemenet, dout - 1 bites adat kimenet).		2. Adja meg egy engedélyezhető, jobbra shiftelő 8 bites shift regiszter Verilog kódját modul deklarációval (portok: clk - órajel, ce -
	3. Adja meg egy szinkron resetelhető egy digites BCD (binárisan kódolt decimális, azaz 0...9 tartományban számláló) lefelé számláló Verilog kódját modul deklarációval (portok: clk - órajel, rst - reset, dout - számláló kimenet).		engedélyezés, din - 1 bites adat bemenet, dout - 1 bites adat kimenet).
			3. Adja meg egy szinkron resetelhető egy digites BCD (binárisan kódolt decimális, azaz 0...9 tartományban számláló) lefelé számláló
			Verilog kódját modul deklarációval (portok: clk - órajel, rst - reset, dout - számláló kimenet).
	4. Adja meg egy 1 bites, 3:1 multiplexer Verilog kódját. Portok: i0, i1, i2: adatbemenetek; sel: kiválasztó bemenet; r: kimenet.		4. Adja meg egy 1 bites, 3:1 multiplexer Verilog kódját. Portok: i0, i1, i2: adatbemenetek; sel: kiválasztó bemenet; r: kimenet.
	5. Adja meg azon Verilog kódot, amely szimulációban a 20MHz-es órajel generálására használható!		5. Adja meg azon Verilog kódot, amely szimulációban a 20MHz-es órajel generálására használható!

	[[Category:Infoalap]]		[[Category:Infoalap]]

Dorothy92: /* 2013-as beugrók */

2013-09-18T21:41:21Z

2013-as beugrók

← Régebbi változat		A lap 2013. szeptember 18., 23:41-kori változata
21. sor:		21. sor:
	=2013-as beugrók=		=2013-as beugrók=

			2013.09.18
	1. Egy számlálót szeretnénk megvalósítani Verilog nyelven, amely a 0... 6.249.999 tartományban számol.		1. Egy számlálót szeretnénk megvalósítani Verilog nyelven, amely a 0... 6.249.999 tartományban számol.
	a. Milyen típusú és hány bites jelre van ehhez szükség?		a. Milyen típusú és hány bites jelre van ehhez szükség?

Dorothy92: /* 2013-as beugrók */

2013-09-18T21:39:56Z

2013-as beugrók

← Régebbi változat		A lap 2013. szeptember 18., 23:39-kori változata
19. sor:		19. sor:
	# Egy Verilog Test Fixture-ben az alábbi hullámformát szeretnénk előállítani. Adja meg az ehhez tartozó Verilog kódot.		# Egy Verilog Test Fixture-ben az alábbi hullámformát szeretnénk előállítani. Adja meg az ehhez tartozó Verilog kódot.

	==2013-as beugrók==		=2013-as beugrók=

	1. Egy számlálót szeretnénk megvalósítani Verilog nyelven, amely a 0... 6.249.999 tartományban számol.		1. Egy számlálót szeretnénk megvalósítani Verilog nyelven, amely a 0... 6.249.999 tartományban számol.

Dorothy92: /* 2010-es beugrók */

2013-09-18T21:38:34Z

2010-es beugrók

← Régebbi változat		A lap 2013. szeptember 18., 23:38-kori változata
2. sor:		2. sor:

	'''Az ellenőrző kérdésekre összeírt válaszok bemagolása nem helyettesíti a mérési útmutató átolvasásást. Olvassátok át a jegyzeteket, mérési útmutatókat is!'''		'''Az ellenőrző kérdésekre összeírt válaszok bemagolása nem helyettesíti a mérési útmutató átolvasásást. Olvassátok át a jegyzeteket, mérési útmutatókat is!'''


	==2010-es beugrók==		==2010-es beugrók==
17. sor:		18. sor:
	# Adott egy and_gate és egy or_gate modul, melyek kétbemenetű és-, illetve vagy-kaput valósítanak meg, bemeneteik in1 és in2, kimenetük out1. Ezek felhasználásával készítse el egy modul Verilog kódját modul deklarációval, amely a következő logikai		# Adott egy and_gate és egy or_gate modul, melyek kétbemenetű és-, illetve vagy-kaput valósítanak meg, bemeneteik in1 és in2, kimenetük out1. Ezek felhasználásával készítse el egy modul Verilog kódját modul deklarációval, amely a következő logikai
	# Egy Verilog Test Fixture-ben az alábbi hullámformát szeretnénk előállítani. Adja meg az ehhez tartozó Verilog kódot.		# Egy Verilog Test Fixture-ben az alábbi hullámformát szeretnénk előállítani. Adja meg az ehhez tartozó Verilog kódot.

			==2013-as beugrók==

			1. Egy számlálót szeretnénk megvalósítani Verilog nyelven, amely a 0... 6.249.999 tartományban számol.
			a. Milyen típusú és hány bites jelre van ehhez szükség?
			b. Amennyiben a számlálót 50MHz frekvenciájú órajelről működtetjük, mekkora lesz egy körülfordulási ideje ms-ben?
			2. Adja meg egy engedélyezhető, jobbra shiftelő 8 bites shift regiszter Verilog kódját modul deklarációval (portok: clk - órajel, ce - engedélyezés, din - 1 bites adat bemenet, dout - 1 bites adat kimenet).
			3. Adja meg egy szinkron resetelhető egy digites BCD (binárisan kódolt decimális, azaz 0...9 tartományban számláló) lefelé számláló Verilog kódját modul deklarációval (portok: clk - órajel, rst - reset, dout - számláló kimenet).
			4. Adja meg egy 1 bites, 3:1 multiplexer Verilog kódját. Portok: i0, i1, i2: adatbemenetek; sel: kiválasztó bemenet; r: kimenet.
			5. Adja meg azon Verilog kódot, amely szimulációban a 20MHz-es órajel generálására használható!

	[[Category:Infoalap]]		[[Category:Infoalap]]

Geriboss: /* 2010-es beugrók */ Helyesírási hibák javítása

2013-09-10T18:58:12Z

2010-es beugrók: Helyesírási hibák javítása

← Régebbi változat		A lap 2013. szeptember 10., 20:58-kori változata
5. sor:		5. sor:
	==2010-es beugrók==		==2010-es beugrók==

	# Adja meg egy 1 bites 4:1 multiplexer Verilog kódját deklarációval (portok d0,d1,d2,d3,adatbemenetek, s-kiválasztó bemenet, r kimenet)		# Adja meg egy 1 bites 4:1 multiplexer Verilog kódját deklarációval (portok: d0, d1, d2, d3 adatbemenetek, s-kiválasztó bemenet, r kimenet)
	# Adja meg egy engedélyezhet, balra shiftelő 8 bites shiftregiszter Verilog kódját modul ~~deklarácioval~~ (~~prtok~~: clk-~~orajel~~, ce-engedélyezhető, din-egybites adatbemenet, dout-egybites adatkimenet.		# Adja meg egy engedélyezhet, balra shiftelő 8 bites shiftregiszter Verilog kódját modul deklarációval (portok: clk-órajel, ce-engedélyezhető, din-egybites adatbemenet, dout-egybites adatkimenet.
	#. Adja meg egy aszinkron resetelhető egy digites BCD (binárisan ~~kodolt~~ decimális) felfelé számláló verilog ~~kodját~~ modul ~~deklarácioval~~ (portok: clk-~~orajel~~, rst-reset,dout-~~számlaló~~ kimenet)		#. Adja meg egy aszinkron resetelhető, egy digites BCD (binárisan kódolt decimális) felfelé számláló verilog kódját modul deklarációval (portok: clk-órajel, rst-reset, dout-számláló kimenet)
	#. Készítsen két darab kétbemenetű AND kapu példányosításával egy 3 bemenetű ~~and~~ kaput. A 3 bemenetű AND modul neve ~~legeyn~~ AND3, portjai: i0,i1,i2, bemenet és r kimenet.) A rendelkezésre álló 2 bemenetű AND kapu neve AND2, portjai i0,i1 bemenet és r kimenet. (a két bemenetű AND2 ~~kapú~~, mint modul ~~rendelekzeésre~~ áll, nem kell megírni.)		#. Készítsen két darab kétbemenetű AND kapu példányosításával egy 3 bemenetű AND kaput. A 3 bemenetű AND modul neve legyen AND3, portjai: i0, i1, i2, bemenet és r kimenet.) A rendelkezésre álló 2 bemenetű AND kapu neve AND2, portjai i0, i1 bemenet és r kimenet. (a két bemenetű AND2 kapu, mint modul rendelkezésre áll, nem kell megírni.)
	#. Egy Verilog Test Fixtureben az alábbi hullámformát akarjuk ~~előllítani~~. Adja meg az ehhez ~~tartozo~~ verilog ~~kodot~~.!		#. Egy Verilog Test Fixtureben az alábbi hullámformát akarjuk előállítani. Adja meg az ehhez tartozó verilog kódot.!


	# Adja meg egy 2 bites adatbemenetekkel rendelkező 2:1 multiplexer Verilog kódját modul deklarációval (portok: d0, d1 – adatbemenetek, s – kiválasztó bemenet, r – kimenet).		# Adja meg egy 2 bites adatbemenetekkel rendelkező 2:1 multiplexer Verilog kódját modul deklarációval (portok: d0, d1 – adatbemenetek, s – kiválasztó bemenet, r – kimenet).
	#. Adja meg egy párhuzamosan tölthető, balra shiftelő 8 bites ~~shift regiszter~~ Verilog kódját modul deklarációval (portok: clk – órajel, din – 1 bites adat bemenet, ldin – betöltendő adat bemenet, le – töltés engedélyezés, dout – 1 bites adat kimenet).		#. Adja meg egy párhuzamosan tölthető, balra shiftelő 8 bites shiftregiszter Verilog kódját modul deklarációval (portok: clk – órajel, din – 1 bites adat bemenet, ldin – betöltendő adat bemenet, le – töltés engedélyezés, dout – 1 bites adat kimenet).
	# Adja meg egy aszinkron resetelhető számláló Verilog kódját modul deklarációval, mely a következő módon számol lefele: (7, 6, 5, 3, 2, 1, 0, 7, 6, 5, 3…) (portok: clk – órajel, rst – reset, dout – számláló kimenet).		# Adja meg egy aszinkron resetelhető számláló Verilog kódját modul deklarációval, mely a következő módon számol lefele: (7, 6, 5, 3, 2, 1, 0, 7, 6, 5, 3…) (portok: clk – órajel, rst – reset, dout – számláló kimenet).
	# Adott egy and_gate és egy or_gate modul, melyek kétbemenetű és- illetve ~~vagykaput~~ valósítanak meg, bemeneteik in1 és in2, kimenetük out1. Ezek felhasználásával készítse el egy modul Verilog kódját modul deklarációval, amely a következő logikai		# Adott egy and_gate és egy or_gate modul, melyek kétbemenetű és-, illetve vagy-kaput valósítanak meg, bemeneteik in1 és in2, kimenetük out1. Ezek felhasználásával készítse el egy modul Verilog kódját modul deklarációval, amely a következő logikai
	# Egy Verilog Test Fixture-ben az alábbi hullámformát szeretnénk előállítani. Adja meg az ehhez tartozó Verilog kódot.		# Egy Verilog Test Fixture-ben az alábbi hullámformát szeretnénk előállítani. Adja meg az ehhez tartozó Verilog kódot.

	[[Category:Infoalap]]		[[Category:Infoalap]]

Kiskoza, 2012. december 11., 19:33-n

2012-12-11T19:33:27Z

← Régebbi változat		A lap 2012. december 11., 21:33-kori változata
1. sor:		1. sor:
	{{Vissza\|Mérés laboratórium 1.}}		{{Vissza\|Mérés laboratórium 1.}}

	'''~~AZ ELLENŐRZŐ KÉRDÉSEKRE ÖSSZEÍRT VÁLASZOK BEMAGOLÁSA/MEGTANULÁSA NEM HELYETTESÍTI A MÉRÉSI ÚTMUTATÓ ÁTOLVASÁSÁT!!!~~		'''Az ellenőrző kérdésekre összeírt válaszok bemagolása nem helyettesíti a mérési útmutató átolvasásást. Olvassátok át a jegyzeteket, mérési útmutatókat is!'''

	~~OLVASSÁTOK ÁT A JEGYZETEKET~~, ~~MÉRÉSI ÚTMUTATÓKAT IS!!~~!'''

	==2010-es beugrók==		==2010-es beugrók==

Kiskoza, 2012. december 11., 19:32-n

2012-12-11T19:32:06Z

← Régebbi változat		A lap 2012. december 11., 21:32-kori változata
1. sor:		1. sor:
	{{Vissza\|Mérés laboratórium 1.}}		{{Vissza\|Mérés laboratórium 1.}}

	'''AZ ELLENŐRZŐ KÉRDÉSEKRE ÖSSZEÍRT VÁLASZOK BEMAGOLÁSA/MEGTANULÁSA NEM HELYETTESÍTI A MÉRÉSI ÚTMUTATÓ ÁTOLVASÁSÁT!!! OLVASSÁTOK ÁT A JEGYZETEKET, MÉRÉSI ÚTMUTATÓKAT IS!!!'''		'''AZ ELLENŐRZŐ KÉRDÉSEKRE ÖSSZEÍRT VÁLASZOK BEMAGOLÁSA/MEGTANULÁSA NEM HELYETTESÍTI A MÉRÉSI ÚTMUTATÓ ÁTOLVASÁSÁT!!!

			OLVASSÁTOK ÁT A JEGYZETEKET, MÉRÉSI ÚTMUTATÓKAT IS!!!'''

	==2010-es beugrók==		==2010-es beugrók==

Kiskoza, 2012. december 11., 19:31-n

2012-12-11T19:31:22Z

@@ 1. sor: / 1. sor: @@
-{{GlobalTemplate|Infoalap|MeresLabor1Kerdes1}}
+{{Vissza|Mérés laboratórium 1.}}
 '''AZ ELLENŐRZŐ KÉRDÉSEKRE ÖSSZEÍRT VÁLASZOK BEMAGOLÁSA/MEGTANULÁSA NEM HELYETTESÍTI A MÉRÉSI ÚTMUTATÓ ÁTOLVASÁSÁT!!! OLVASSÁTOK ÁT A JEGYZETEKET, MÉRÉSI ÚTMUTATÓKAT IS!!!'''
-óta az 1. mérésen is vannak ellenőrző kérdések, amire a tantárgy honlapján lévő Verilog ismertetőből lehet felkészülni. Többnyire a doksiban lévő funkcionális elemek Verilog leírását kellett tudni, de ajánlatos inkább megérteni, és nem betanulni, mert a nagy háziban úgyis Verilogban kell kódolni.
+==2010-es beugrók==
-Példa, egy 2009-ben feltett beugró kérdésre:
+# Adja meg egy 1 bites 4:1 multiplexer Verilog kódját deklarációval (portok d0,d1,d2,d3,adatbemenetek, s-kiválasztó bemenet, r kimenet)
 [[Category:Infoalap]]

Kiskoza: Kiskoza átnevezte a(z) 1. mérés ellenőrző kérdései lapot a következő névre: Mérés 1 Ellenőrző kérdések 1

2012-12-11T18:19:56Z

Kiskoza átnevezte a(z) 1. mérés ellenőrző kérdései lapot a következő névre: Mérés 1 Ellenőrző kérdések 1

← Régebbi változat		A lap 2012. december 11., 20:19-kori változata
(Nincs különbség)