

lappangás: idő: belép, amíg az eredmény kőv
 kiindul. idő: számlon utam, amíg a számlaot amőbb lépitem
 ut. átterelő kőp: feladatok pipe -ul mennyi időrelelt jőv eredmény

10. Működési módok

Rajzolja fel a digitális számítógép Neumann-féle modelljének blokkvázlatát, sorolja fel a modell működését meghatározó alapelveket!

Mi különbözteti meg egymástól a memóriában tárolt **utasításokat** egymástól? a feladatot elvégző

Sorolja fel milyen tényezőktől függ egy számítógép teljesítménye! ut. képlet, esetleges címzési mód, ut. regiszter, parancsok sűrűsége, ut. átviteli sebesség

Magyarázza el mi az előny, illetve a hátránya az általános, illetve a speciális célú regiszter-használatnak!

Sorolja fel, és néhány szóval jellemezze az utasítárendszer tervezési szempontjait!

Írja be, hogy **négy-címes számítógép** utasítás esetén mit tartalmaznak az egyes mezők!

OP. kód	operációs. op. z.	eredmény kőv. utasítás
---------	-------------------	------------------------

Magyarázza el, hogyan lehetett ebből 2 címes megoldást létrehozni! **rejtéjelelték utasítás + címek** megoldást hozzanak létre

Adja meg milyen új **utasítástípus**, illetve milyen speciális célú regisztert alkalmaztak, hogy ebből 2 címes megoldást hozzanak létre

Utasítástípus: **ut. utasítás, ut. utasítás**

Regiszter: **ut. utasítás, ut. utasítás**

Magyarázza el, hogyan lehet a négycímes utasításkészletű számítógépeknel alkalmazott megoldásból 3, 2, 1, 1 címes megoldást kialakítani!

Ismertesse mit jelent a többkomponensű címzés, adjon egy lehetséges példát! **ut. utasítás, ut. utasítás**

Milyen többkomponensű címzési mód használható előnyösen egy tömő elemének az elérésére, és ez hogyan állítja elő az effektív címet? **ut. utasítás**

Címzési mód: **ut. utasítás**

Mi a stack frame (verem keret) alkalmazásának előnye? **ut. utasítás**

Miben és miért különbözik egy Pascal, illetve egy C programnyelv stack frame implementációja? **ut. utasítás**

Milyen többkomponensű címzési módot alkalmaznak a stack frame esetén, mi ennek az előnye? **ut. utasítás**

Ismertesse a CISC, illetve a RISC utasításkészlet jellemzőit!

Jellemezze néhány szóval az alábbi elven kialakított utasítárendszereket

CISC	RISC
szöveg, átviteli	keves, egyszerű
ut. utasítás	ut. utasítás
Címzési mód	Címzési mód

Ismertesse milyen módosításokat alkalmaznak a számítógép teljesítményének növelésére! **ut. utasítás**

Sorolja fel az utasítás végrehajtás gyorsításának módszereit!

Ismertesse a RISC processzoroknál alkalmazott elveket! **ut. utasítás**

Ismertesse a RISC processzoroknál alkalmazott PIPE LINE elvét!

Milyen utasítás egymásra hatási problémák léphetnek fel a PIPE LINE alkalmazásakor?

Mi a különbség a lappangási idő, illetve az újraindítási idő, illetve az utasítás-áteresztő képesség között?

Egy **Pipe-line-t** alkalmazó processzor **három elemi** műveletvégzőt tartalmaz. Az első elemi műveletvégző végrehajtási ideje **5ns**, a második **3ns**, a harmadik **5ns** a részeredmény átviteléhez szükséges időt elhanyagoljuk.

Hány ns alatt hajtódna végre egy utasítás pipe line nélkül?

Hány ns alatt hajtódik végre **három utasítás** a Pipe-line működésekor? $T_{ut} = 5 + 3 + 5 = 13 \text{ ns}$

Mekkora az **újraindítási idő** a fenti esetben? $T_{ai} = 5 \text{ ns}$

szöveg: ut. utasítás

szöveg: ut. utasítás

szöveg: ut. utasítás

szöveg: ut. utasítás

szöveg: ut. utasítás

szöveg: ut. utasítás

szöveg: ut. utasítás

szöveg: ut. utasítás

szöveg: ut. utasítás

szöveg: ut. utasítás

szöveg: ut. utasítás

szöveg: ut. utasítás

szöveg: ut. utasítás

szöveg: ut. utasítás

szöveg: ut. utasítás

szöveg: ut. utasítás

szöveg: ut. utasítás

szöveg: ut. utasítás

szöveg: ut. utasítás

szöveg: ut. utasítás

szöveg: ut. utasítás

szöveg: ut. utasítás

szöveg: ut. utasítás

szöveg: ut. utasítás

szöveg: ut. utasítás

szöveg: ut. utasítás

szöveg: ut. utasítás

szöveg: ut. utasítás

szöveg: ut. utasítás

szöveg: ut. utasítás

szöveg: ut. utasítás

szöveg: ut. utasítás

szöveg: ut. utasítás

szöveg: ut. utasítás

szöveg: ut. utasítás

szöveg: ut. utasítás

szöveg: ut. utasítás

szöveg: ut. utasítás

szöveg: ut. utasítás

szöveg: ut. utasítás

szöveg: ut. utasítás

szöveg: ut. utasítás

szöveg: ut. utasítás

szöveg: ut. utasítás

szöveg: ut. utasítás

szöveg: ut. utasítás

lokális / helyi memória átvitel

→ indexelt: referenciata

1. Műveleti és Adatok Elővezetési Egységei

H	A utasítást és az adatot külön memóriában tárolja, az utasítást és az adatot a memóriában a tárolás formátuma különbözteti meg.
I	A RISC elvű processzoroknál a gyorsabb működés elérésére huzalozott vezérlő egységet alkalmaznak.
H	RISC elvű processzoroknál a két-vagy többkomponensű címzés (pl.: bázisregiszteres és indexelt) előnyösen alkalmazható összetett adatszerkezetek kezelésénél.
H	Kétféle utasításkészletnél nincs szükség vezérlésirányító utasításra (pl.: feltétel nélküli ugró utasításra). <i>→ 2 operációs ütemek + PC és vezérlő egység</i>
I	A CPU egy -már meglévő- utasításkészlet gyorsabb implementálása (emulálása), érdekében mikroprogramozott vezérlő egységet tartalmazhat.
I	Pipe-line alkalmazásakor az egymás után következő műveletvégzők közé, a működési idő különbség miatt, átmeneti tárolót jelölt alkalmazni.

I	Az utasításokat és az adatokat az op. memóriában csak a program algoritmusuk különbözteti meg.
H	Az utasítást és az adatot külön memóriában tárolja, így az külön sínen gyorsabb elérhető és a hely alapján egyértelműen azonosítható.
I	Indexelt címzésnél az effektív címet az utasításban lévő címzésből és egy regiszter tartalmából állítja elő. <i>pl.: bármilyen címzés → teljes címzés</i>
H	Indirekt memória címzésnél az utasítás címzése a következő utasítást tartalmazó memóriahelyre mutat.
I	A stack frame (verem keret) alkalmazásakor a bemenő paraméterek és a lokális változók címzése a keretben bázis-relatív címzést alkalmaznak.
H	A stack frame a szubrutinokat (függvényeket) meghívó algoritmusok elejét és végét jelöli ki a memóriában.

H	A utasítást és az adatot az operatív memóriában a tárolás formátuma és a helye különbözteti meg.
I	A RISC elvű processzoroknál a gyorsabb működés elérésére huzalozott vezérlő egységet alkalmaznak.
I	Az indirekt és az indexelt címzés alkalmazása előnyösen alkalmazható összetett adatszerkezetek kezelésénél.
H	Kétféle utasításkészletnél nincs szükség feltétel nélküli ugró utasításra, illetve vezérlésirányító utasításra.
I	A CPU egy -már meglévő- utasításkészlet gyorsabb implementálása (emulálása), érdekében mikroprogramozott vezérlő egységet tartalmazhat.
I	Pipe-line alkalmazásakor az egymás után következő műveletvégzők közé, a működési idő különbség miatt, átmeneti tárolót lehet alkalmazni.

H	Az eredeti Neumann modellnél a kombinált BE/KI meneti egység az ALU-val nem, csak a memóriával tudott közvetlenül információt cserélni.
I	A stack frame (verem keret) alkalmazásakor a bemenő paraméterek és a lokális változók címzése a keretben bázis-relatív címzést alkalmaznak.
H	A RISC elvű processzoroknál a gyorsabb működés elérésére mindig mikroprogramozott vezérlő egységet alkalmaznak.
H	Egy címs utasításkészletnél az utasítás címzése a következő utasítást tartalmazó memória helyét adja meg.
I	A többkomponensű címzési módok előnyösen alkalmazhatók összetett adatszerkezetek kezelésére.
H	Ha az utasításkészlet tartalmaz I/O utasítást akkor annak végrehajtására mindig önálló I/O processzort kell alkalmazni.

2. Műveleti és Adatok Elővezetési Egységei

H	A utasítást és az adatot külön memóriában tárolja, így azok, külön sínen gyorsabb elérhetőek, és a hely alapján egyértelműen azonosíthatók.
H	A CPU egy -már meglévő- utasításkészlet gyorsabb implementálása (emulálása), érdekében mindig huzalozott vezérlő egységet tartalmaz.
I	Az indirekt és az indexelt címzés alkalmazása előnyösen alkalmazható összetett adatszerkezetek kezelésénél.
I	Négy címs utasításkészletnél nincs szükség vezérlésirányító utasításra (pl.: feltétel nélküli ugró utasításra).
H	A RISC elvű processzoroknál az összetett utasítások meghívására gyakran mikroprogramozott vezérlő egységet alkalmaznak.
H	Pipe-line alkalmazásakor az egymás után következő fokozatok (elemi műveletvégzők) között négy átmeneti tárolót kell alkalmazni.

H	A be és kimenő adatokat a gyorsabb elérés érdekében az aritmetikai-logikai (ALU) egységben tárolja.
H	DMA vezérlő alkalmazása esetén a ki/bemenő adatok a ALU-n keresztül olvashatók be/írhatók ki a memóriába. <i>szóköztes pentonon memóriában átírt</i>
H	Multitask-os rendszernek a fizikai és a virtuális processzor összehangolását a ko-processzor végzi. <i>op. rendszer végző: TASK SCHEDLING</i>
H	Indirekt memória címzésnél az utasítás címzése a következő utasítást tartalmazó memóriahelyre mutat. <i>pl.: memóriahelyre mutat operációs cím</i>
H	A stack frame (verem keret) alkalmazásakor a bemenő paraméterek helyének felszabadítása (keret lebontása) mindig a függvény hívó program feladata. <i>csak C-ben</i>
H	A stack frame a szubrutinokat (függvényeket) meghívó algoritmusok elejét és végét jelöli ki a memóriában. <i>bemenő paraméterek bevezetése a stack frame-t</i>

I	Az eredeti Neumann modellnél a BE- és KI meneti egység különálló volt és a memóriával nem, csak az ALU-val tudott közvetlenül információt cserélni.
H	A utasítást és az adatot külön memóriában tárolja, az utasítást és az adatot a memóriában a tárolás formátuma különbözteti meg.
H	A CISC elvű számítógépekben az utasítások nem azonos méretűek és rendszerint több óráciklus alatt hajthatók végre. <i>szóköztes végző (a végző utasítás) (CISC)</i>
I	Az ENTER és a LEAVE utasítás az x86-os processzoroknál a verem keret (stack frame) alkalmazását támogatja.
H	A RISC processzoroknál az aritmetikai utasítások operandusai vagy regiszterben, vagy a memóriában találhatóak. <i>operációs művelet regiszterben</i>
H	A helyi és az időbeli lokális elvek miatt gyorsító tárolók (cache) csak az utasítások tárolására használhatók. <i>külön adat- és művelet tárolók</i>

H	Az utasításokat memóriában tárolja, az adatokat perifériából kapja.
I	Az utasításokat és az adatokat bináris formában tárolja.
I	Az utasításokat és az adatokat a memóriában csak a program algoritmusuk különbözteti meg.
H	Az utasításokhoz és az adathoz külön-külön cím- és adatbusz tartozik. <i>→ Hamward-archi.</i>

Neumann formában

→ Hamward-archi.

LOADSTORE

LOADSTORE

mem. busz

mem. busz

20

21

22

47.	H	Az egy címes utasításkészlet csak egy operandust használhat.
48.	I	A három címes utasításkészlet egyik címe az eredmény helyét jelöli ki.
49.	I	Kétféle címes utasításkészlet esetén az eredmény mindig az akkumulátorban keletkezik.
50.	H	Kétféle címes utasításkészlet esetén mindig kell vezérlésszádó (ugró) utasítás.
51.	H	Bázisregiszteres memória címzésnél az utasítás címre a következő utasítást tartalmazó memóriahelyre mutat.
52.	H	A stack frame a szubrutinokat (függvényeket) meghívó algoritmusok elejét és végét jelöli ki a memóriában.
53.	H	A stack frame (verem keret) alkalmazásakor a bemenő paraméterek és a lokális változók címzésére a keretben indexregiszteres többkomponensű címzést alkalmaznak.

54.	I	Pipe-line alkalmazásakor az egymás után következő fokozatok (elemi műveletvégző) közötti átmeneti tárolókat kell alkalmazni.
55.	H	A gyorsító tár (cache) a virtuális tár és az operatív memória közötti átvitel sebességét növeli meg. <i>OO. mem. és DIC. keret</i>
56.	H	Memória átalapítás (memory interleave, memória beékelés) esetén egy három című bájtt és a közvetlenül utána következő páratlan című ugyanabban a memóriablokkban (bank) található. <i>hátrányos</i>
57.	H	Egy címes utasításkészletnél az egyik operandus mindig a veremmemóriában található. <i>veremmemória</i>
58.	I	A CISC elvtől processzoroknál az összetett utasítások meghívására gyakorlati mikroprogramozott vezérlőegységet alkalmaznak.
59.	H	A tárolóegység (memory management unit, MMU) lapjait (page fault) jelez, ha egy felhasználói módú program az operációs rendszer adataiból próbál hozzáférni. <i>gyakran</i>

60.	I	A CPU a -már meglévő- utasításkészlet gyorsabb implementálása (emulálása), érdekében gyakran mikroprogramozott vezérlő egységet tartalmaz.
61.	I	Az utasításokat és adatokat a memóriában csak a program algoritmusuk különbözeti meg.
62.	I	Az adatok könnyű, flexibilis kezelés érdekében sokféle, bonyolult, többkomponensű címzési módokat valósítanak meg.
63.	H	Az utasításokat és az adatokat bináris formában tárolja.
64.	H	Legalább három címes utasításkészlet alkalmaz. <i>3 RISC-vel hirtelen van</i>
65.	H	Az operandusok címzéséhez kevés egyszerű címzési módokat alkalmaz, a memóriában található operandusokhoz csak LOAD (olvasás) és STORE (írás) típusú műveletet (címzést használ). <i>→ RISC</i>

66.	H	Az eredeti Neumann modellnél a kombinált BE/KI meneti egység az ALU-val nem, csak a memóriával tudott közvetlenül információt cserélni.
67.	H	A RISC elvtől processzoroknál a gyorsabb működés elérésére mikroprogramozott vezérlő egységet alkalmaznak.
68.	H	Pipe-line alkalmazásakor, ha az egymás után következő fokozatok (elemi feldolgozó egységek) száma n, a teljesítmény maximum n-szeresére nőhet. <i>2n-ig</i>
69.	H	Egy címes utasításkészletnél a cím a következő utasítás helyét adja meg.
70.	I	A többkomponensű címzési módok előnyösen alkalmazhatók összetett adatszerkezetek kezelésére.
71.	I	Az I/O processzor, az átdatolt kezdőcímtől, a memóriában tárolt utasításokból álló periferiakezelési algoritmust önállóan, a CPU-val párhuzamosan hajthatja végre.

* laphiba:
 kvázi-kezelés tartalom min az op memóriában

71.	I	Négy címes utasításkészlet esetén a program következő utasítását az éppen végrehajtott jelöli ki.
72.	H	Kétféle címes utasításkészlet esetén az eredmény mindig az akkumulátorban keletkezik.
73.	I	Kétféle címes utasításkészlet esetén mindig kell vezérlésszádó (ugró) utasítás.
74.	H	Bázisregiszteres memória címzésnél az utasítás címre a következő utasítást tartalmazó memóriahelyre mutat.
75.	H	A RISC processzoroknál egy ciklus alatt végrehajtható utasításokat használnak, mert ez elősegíti a pipe-line szervezést.
76.	H	A stack frame alkalmazása esetén a szubrutinok (függvények) lokális változóinak mindig a szubrutin hívó program foglalt helyét. <i>hívó program</i>

77.	I	A három címes utasításkészlet egyik címe az eredmény helyét jelöli ki.
78.	H	Az egy címes utasításkészlet csak egy operandust használhat.
79.	I	Kétféle címes utasításkészlet esetén az eredmény mindig az akkumulátorban keletkezik.
80.	H	Kétféle címes utasításkészlet esetén mindig kell vezérlésszádó (ugró) utasítás.
81.	H	Bázisregiszteres memória címzésnél az utasítás címre a következő utasítást tartalmazó memóriahelyre mutat.
82.	H	A stack frame (verem keret) alkalmazásakor a bemenő paraméterek és a lokális változók címzésére a keretben bázis-relatív címzést alkalmaznak.
83.	H	A stack frame a szubrutinokat (függvényeket) meghívó algoritmusok elejét és végét jelöli ki a memóriában.

84.	I	Az eredeti Neumann modellnél a BE -és KI meneti egység különböző volt és a memóriával nem, csak az ALU-val tudott közvetlenül információt cserélni.
85.	H	A RISC elvtől processzoroknál a gyorsabb működés elérésére decimális aritmetikát alkalmaznak.
86.	H	Pipe-line esetén az utasítás egymásra hatás egyik fajtája a procedurális egymásra hatás. Ennek elkerülésére a Pipe-line-t mindig jeljesen kiűrik és újra töltik.
87.	H	Egy címes utasításkészletnél nincs szükség vezérlésszádó utasításra (pl. fejtétel nélküli ugró utasításra).
88.	H	A DMA egység az utasításkészletben szereplő, de a CPU-ban nem meghívóított utasításokat hajthatja végre a memóriában tárolt szubrutinok felhasználásával. <i>→ COPRO</i>
89.	H	A többkomponensű címzési módok hátránya, hogy nem alkalmazhatók összetett adatszerkezetek kezelésére.

90.	I	Az eredeti Neumann modellnél a BE -és KI meneti egység különböző volt és a memóriával nem, csak az ALU-val tudott közvetlenül információt cserélni.
91.	I	A RISC elvtől processzoroknál a gyorsabb működés elérésére huzalozott vezérlő egységet alkalmaznak.
92.	H	Pipe-line alkalmazásakor, ha az egymás után következő fokozatok (elemi feldolgozó egységek) száma n, a teljesítmény maximum n-szeresére nőhet.
93.	H	Egy címes utasításkészletnél a cím az egyik operandus helyét adja meg.
94.	H	A többkomponensű címzési módok hátránya, hogy nem alkalmazhatók összetett adatszerkezetek kezelésére.
95.	H	A társprocesszor az utasításkészletben szereplő, de a CPU-ban nem meghívóított utasításokat (pl. aritmetikai) önállóan, a CPU működésével párhuzamosan, hajthatja végre.

max. műv. végző statikus áram

113	Az eredeti Neumann modellnél az utasításokat és az adatokat az operatív memóriában a tárolási helye és a tárolás formátuma különbözteti meg.	H
114	A stack frame (verem keret) alkalmazásakor a keretet az algoritmus kódja és a hozzá tartozó adatok elválasztására használják.	H
115	Pipe-line alkalmazásakor az egymás után következő négy utasítás azonos típusú részműveleteit (pl.: négy fetch, négy dekód., stb.) azonos időpillanatokban dolgozzák fel.	H
116	Kétfémes utasításkészletnél a két cím a két operandus helyét adja meg.	H
117	RISC elvű processzoroknál a gyors működés és az egyszerű címzés miatt csak LOAD és STORE típusú memória-referens utasításokat valósítanak meg.	H
118	A CPU egy-nár meglevő- utasításkészletet gyorsabb implementálása (emulálása) érdekében mikroprogramozott vezérlőegységet tartalmazhat.	H

119	Pipe-line alkalmazásakor az egymás után következő két utasítás azonos típusú rész-műveleteit (két fetch, két dekódoló, stb.) azonos időszelvényben egyszerre dolgozzák fel.	H
120	Pipe-line esetén az utasítás egymásra hatás egyik fajtája a procedurális egymásra hatás. Ez kiküszöbölhető, ha négy utasításon belül nincs két vezérléstartó utasítás.	H
121	RISC elvű processzoroknál a gyorsabb működés érdekében nem használják mikroprogramozott vezérlő egységet.	H
122	A CISC elvű processzoroknál csak LOAD és STORE típusú adatmozgató utasításokat valósítanak meg.	H
123	A kétfémes utasításkészletnél az egyik cím az operandusok címe a másik az eredmény címe.	H
124	A stack frame (verem keret) a stack-ként (verem) felhasználható memóriaterület elejét és végét jelöli ki a memóriában.	H

125	Az eredeti Neumann modellnél a kombinált BE/KI menti egység az ALU-val nem, csak a memóriával tudott közvetlenül információt cserélni.	H
126	Az utasításokat és az adatokat az operatív memóriában azonos formában tárolja, így azokat csak a program algoritmusára különbözteti meg.	H
127	A RISC elvű processzoroknál a gyorsabb működés elérésére mindig mikroprogramozott vezérlő egységet alkalmaznak.	H
128	A RISC elvű processzoroknál egyetlen ciklus alatt végrehajtható, egyforma hosszúságú utasítások kialakításával előnyösen alkalmazható a gyorsításra a PIPE-LINE elv.	H
129	Egyfémes utasításkészletnél a cím a következő utasítás helyét adja meg.	H
130	A többkomponensű címzési módok előnyösen alkalmazhatók összetett adatszerkezetek kezelésére.	H

131	Négyfémes utasításkészlet esetén mindig szükség van akkumulátor regiszterre.	H
132	Közvetlen operandusú (immediate) címzésnél az operandust az utasítást követő memóriahely tartalmazza.	H
133	A veremmutató (SP) tartalma x86 mikroprocesszoroknál utasításokkal módosítható, s ez felhasználható pl.: stack frame-né a lokális változó helyének lefoglalására.	H
134	Az ENTER és a LEAVE utasítás a verem keret (stack frame) alkalmazását támogatja.	H
135	A RISC processzoroknál az aritmetikai utasítások operandusait vagy regiszterben vagy a memóriában találhatók.	H
136	A gyorsítótár (cache) tartalma hosszabb ideig eltérhet az operatív memória megfelelő rekeszeinek tartalmától.	H

137	Az eredeti Neumann modellnél a BE- és KI menti egység különálló volt és a memóriával nem, csak az ALU-val tudott közvetlenül információt cserélni.	H
138	A utasítást és az adatot fizikailag mindig külön álló memóriában tárolja, így az külön sínen gyorsabb elérésű, és a hely alapján egyértelműen azonosítható.	H
139	A RISC elvű processzoroknál a gyorsabb működés érdekében nem alkalmaznak mikroprogramozott vezérlő egységet.	H
140	A RISC elvű processzoroknál az egyszerű címzés miatt csak LOAD és STORE típusú műveletekkel érik el a memóriában lévő adatokat.	H
141	Kétfémes utasításkészletnél nincs szükség vezérléstartó utasításra (pl.: feltétel nélküli ugró utasításra).	H
142	Indirekt memória címzésnél az utasítás címre az utasítás utasítást tartalmazó memóriahelyre mutat.	H

143	Négyfémes utasításkészlet esetén nincs szükség vezérléstartó (pl.: ugró) utasításra.	H
144	Négyfémes utasításkészlet esetén a program következő utasítását mindig az éppen végrehajtott alatt lévő jelöli ki.	H
145	A RISC processzoroknál egy ciklus alatt végrehajtható utasításokat használnak, mert ez elősegíti a pipe-line szervezést.	H
146	A CISC elvű processzoroknál csak LOAD és STORE típusú adatmozgató utasításokat valósítanak meg, mert ezek egyszerű címkepzésűek és gyorsak.	H
147	Pipe-line alkalmazásakor, ha az egymás után következő fokozatok (elemi feldolgozó egységek) száma a teljesítmény minden esetben p-szerese nő.	H
148	Pipe-line esetén a feldolgozási egymásra hatás kiküszöbölhető, ha megfőbb-szörözik a szükséges elemi feldolgozóegységek számát.	H

149	Kétfémes utasításkészlet esetén a program következő utasítását az éppen végrehajtott jelöli ki.	H
150	Kétfémes utasításkészlet esetén az egyik cím az eredmény helyét, míg a másik cím a következő utasítás helyét jelöli ki.	H
151	Pipe-line esetén a procedurális egymásra hatás kiküszöbölhető, ha a további műveletek feldolgozását felfüggesztik a feltételes vezérlés átadás feltételének kidolgozásáig.	H
152	Pipe-line alkalmazásakor az egymás után következő fokozatok (elemi feldolgozó egységek) között mindig átmeneti tárolókat kell alkalmazni.	H
153	A RISC elvű processzoroknál csak LOAD és STORE típusú adatmozgató utasításokat valósítanak meg, mert ezek egyszerű címkepzésűek és gyorsak.	H
154	A CISC elvű processzoroknál az összetett utasítások megvalósításra gyakran mikroprogramozott vezérlőegységet alkalmaznak.	H

155	A RISC-alapú gépek megfelelő számítógépekre vonatkozó alábbi kijelentések közül jelölje x-szel az igaz(ak)at és, jellet a hamis(ek)at!	H
156	A CPU-nál a gyorsabb működéshez szükséges egyenlő számú órajelciklust igénylő utasítások érdekében nem alkalmaznak a pipe-line elvet.	H
157	Az utasítást memóriában tárolja, az adatokat mikroprogram vezérléstartó gyors perifériák tárolják.	H
158	Az adatok könnyű, flexibilis kezelése érdekében bonyolult, többkomponensű címzési módokat valósít meg.	H
159	Az utasításokat és az adatokat bináris formában a memóriában tárolja, ezért ezeket csak a program algoritmusára különbözteti meg.	H

Dr. Mészáros Gábor BME-III. Információtechnika I. Számítógép architektúra, 8-53

141.	Mikroprogramozott vezérlő egységet tartalmaz.	H
142.	Az utasítást memóriában tárolja, az adatokat perifériából kapja.	H
143.	Az utasításához és az adathoz külön-külön cím- és adabusz tartozik.	H
144.	Az utasításokat és az adatokat bináris formában tárolja.	I
145.	A CPU a már megírt- utasításkészlet gyorsabb implementálását (ermulálása), valamint a gyorsabb működés érdekében mikroprogramozott vezérlő egységet tartalmaz.	H
146.	Négy címes utasításkészletet alkalmaz.	H
147.	Az utasításokat és az adatokat bináris formában tárolja.	I
148.	Az általában egyetlen ciklus alatt végrehajtható, egyforma hosszúságú utasítások kialakítása miatt, előnyösen alkalmazható a PIPE-LINE elv a gyorsításra.	I
149.	Az utasításokat és az adatokat a memóriában csak a program algoritmusra különbözteti meg.	I
150.	Az operandusok címzéséhez kevés egyszerű címzési módot alkalmaz, a memóriában található operandusokhoz csak LOAD (olvasás) és STORE (írás) típusú műveletek(címzés) használ.	I

Magasszintű programozási nyelveknél függvényhívás (szubrutinahívás) implementálásakor a bemenő paraméterek átadására, illetve a lokális változók tárolására a **verem keretet** (stack frame) alkalmazzák. Milyen címzési módot használnak a **bemenő paraméterek** és a **lokális változók elérésére**, mi a módszer előnye?
belső regiszteren belső memóriával és végzős konvencióval foglalkozni
belső + offset

Egy Pascal programban adott a következő függvény:

*function f(i,j,k:integer):integer;
var m,n:integer;
begin
end;*

8086-os processzornál az f(i,j,k) függvényhívás után rajzolja fel (írja be a memória rekeszek tartalmát) a verem keretet (stack-frame) feltételezve, hogy hívás előtt az SP a jelölt helyre mutat (az integer 16 bites)! **Jelölje** be a stack pointer helyét a függvény végrehajtása alatt, valamint az visszatérés után!

Milyen címzési módot használnak a bemenő paraméterek és a lokális változók elérésére, mi a módszer előnye?
belső regiszteren

Előnye:.....

Mem. cím (hexa)	EFA02	EFA00	EF9FE	EF9FC	EF9FA	EF9F8	EF9F6	EF9F4	EF9F2	EF9F0	EF9EE
SS:SP →	EFA00	EF9FE	EF9FC	EF9FA	EF9F8	EF9F6	EF9F4	EF9F2	EF9F0	EF9EE	EF9EE
↑		3	1	5	BE	CS	IP				
↓											

memória
PC CS
BP
menteni
cent

Egy Pascal programban adott a következő függvény:

*function f(i:integer):integer;
var m:integer;
begin
end;*

8086-os processzornál a fenti függvényt meghívjuk az aktuális paraméterekkel. A mellékelt ábrán a memóriának az a része látható amelybe a verem keret használatkor szokásos szerkezet (stack frame) is felépült (az integer 16 bites). Az SP a keret felépítése után a végrehajtás alatt a bejelölt helyre mutat. Adja meg milyen aktuális paraméter értékekkel hívják meg a függvényt.

F =H F =H

Adja meg a keret aktuális (függvény végrehajtása alatti) hexa értékét.

Keret.....H
C nyelvi függvény esetén a bemenő paraméterek helyének felszabadítása a hívó program feladata.
Miert?.....
C nyelvi függvény esetén a bemenő paramétereket fordított sorrendben kell a frame-be írni.
Miert?

Mem. cím (hex a)	1221H	1300H	0013H	0001H	IP	EP	0A00H	0A01H	1221H	0012H	0BC2H
EFA02	EFA00	EF9FE	EF9FC	EF9FA	EF9F8	EF9F6	EF9F4	EF9F2	EF9F0	EF9EE	EF9EE
SS:SP →											
végrehajtás alatt											

Egy Pascal programban adott a következő függvény:

*function f(i,j,k:integer):integer;
var m:integer;
begin
end;*

8086-os processzornál a fenti függvényt meghívjuk az aktuális paraméterekkel. A mellékelt ábrán a memóriának az a része látható amelybe a verem keret használatkor szokásos szerkezet (stack frame) is felépült (az integer 16 bites). Az SP a keret felépítése után a végrehajtás alatt a bejelölt helyre mutat. Adja meg hogy a k paraméter milyen aktuális értékével hívják meg a függvényt.

k =H
Mi az m lokális változó pillanatnyi értéke m =H
Mi a stackpointer értéke közvetlenül a visszatérés után?

SS:SP=.....H
Milyen címzési módot használnak a bemenő paraméterek és a lokális változók elérésére, mi a módszer előnye?
Címzési mód:.....
Előnye:.....

Mem. cím (hexa)	1221H	1500H	0027H	0002H	IP	EP	2A00H	0A01H	1221H	0012H	0BC2H
EFA02	EFA00	EF9FE	EF9FC	EF9FA	EF9F8	EF9F6	EF9F4	EF9F2	EF9F0	EF9EE	EF9EE
SS:SP →											
végrehajtás alatt											

Ismeresse a memóriák hierarchikus felépítését!
Mit jelent a térsbeli, illetve az időbeli lokális elv? Adjon egy-egy példát, ami alátámasztja, illetve ami sérti az előbbi elveket!
Ismeresse a lokális elvet, mit jelent a **található arány** (Hit rate)?
Mi a cache szerepe?
Rajolja fel egy direkt szervezésű cache **blokkvázlatát!**