


# Digitális technika HF1

## Elkészítési segédlet


### Sorrendi hálózatok tervezése

A teljes terv 3 azonos funkciójú és interfészű almodulból épül fel. Az ezeket tartalmazó HF1.v felső szintű modul interfészspecifikációja a következő:



```
timescale 1ns / 1ps
////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////
// HF1 mintamegoldás
// Használható referenciaként, a saját megoldás elkészítéséhez
////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////
module HF1(
    input clk,
    input rst,
    output [2:0] man_out,
    output [2:0] std_out,
    output [2:0] ind_out
);
```

Mindegyik almodult a két közös vezérlőjel működteti: clk és rst. Az almodulok azonosítói a feladat kiírása szerint: MAN\_FSM, STD\_FSM és IND\_FSM. Az almodulok beépítésére a Verilog HDL szokásos példányosítási módszere alkalmazható:




A teljes terv a források elkészítése után majd egy HF1\_TF.v tesztkörnyezet segítségével lesz tesztelhető. A tesztkörnyezet automatikusan generálható, de kiegészítendő egy órajel generátorral a laboratóriumi mérések során ismertetett módon.

```
always                                // Folyamatos működésű órajelgenerátor
begin
  #50 clk = ~clk;                    // Periódusideje 2x50ns, azaz 100ns
end
```




Ezen kívül a szükséges a tesztvektorokat kell megadni. Minimum egy tesztvektor szükséges a modulok indításához:

```
// Add stimulus here
#110 rst = 1;                        // Kezdeti RESET pulzus az egységek inicializálásához
#100 rst = 0;                        // A RESET után indulnak a számlálási ciklusok
```


A szimulációt az egyes modulokon külön-külön vagy a teljes terv elkészítése után, a 3 egységet szinkron módon vizsgálva is elvégezhetjük. A segédlet alábbi ábrái ezzel a módszerrel készültek. A kimeneti bitvektorokat érdemes nem bináris, hanem valamilyen más kijelzési módba kapcsolni, mert úgy könnyebb az értékelés.




Természetesen hasznos lehet esetleg a bitvektorokat kibontva a részletes állapotváltozások vizsgálata, ellenőrzése is. Mindhárom bitképnek azonosnak kell lennie.



Az indirekt megvalósítású modul egy további lehetőséget kínál. A szimulált tesztkörnyezet hierarchiát kinyitva, a HF1 -> uut -> IND elérési úton keresztül hozzáférhetünk annak belső jeleihez, pl. a cnt[2:0] számláló jelhez. Ezt hozzáadva a hullámforma ablak jeleihez, majd a RESTART parancsot kiadva láthatóvá válik a számláló működése és az ez alapján generált kimeneti jel.



AZ IND\_FSM kimeneti és belső jeleinek kapcsolata:



**A részmodulok tervezése:**

Mindhárom modul interfészlistája azonos, a két bemeneti vezérlőjelet és a kimeneti 3 bites adatvektort tartalmazza.

```

////////////////////////////////////
// Az XYZ_FSM modul interfész specifikációja
////////////////////////////////////
module XYZ_FSM(
    input clk,
    input rst,
    output [2:0] xyz_out
);

```

A MAN\_FSM és az STD\_FSM modulok működése egy 3 bites állapotregiszter órajel ciklusonkénti állapotváltozásán alapul, azaz a 3 bites **state** állapotváltozó felveszi a 3 bites **next\_state** következő állapot változó értékét. Ezeket az állapot változásokat egy **always** blokkban adjuk meg, az órajel felfutó élével vezelve és megadva a szinkron inicializálási feltételt is, amit az RST reset jel biztosít.



## A STD\_FSM modul tervezése

Az STD\_FSM modul tervezésénél a modul funkcionalitására fókuszálunk. Az interfész specifikáció a szükséges bementi vezérlőjeleket és a 3 bites kimeneti std\_out vektort tartalmazza.

```
timescale 1ns / 1ps
////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////
// Az STD_FSM modul
// Az általános FSM tervezési módszer használata
// Két always blokk
//   Az első a szinkron állapotregiszter megújítás
//   A második a következő állapotkódot előállító kombinációs logika
////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////
module STD_FSM(
    input clk,
    input rst,
    output [2:0] std_out
);
```

A Verilog HDL leírás a sorrendi hálózatok általános modelljét követi, az állapotregisztert és a következő állapot logikát viselkedési leírással, egy-egy *always* blokkon belül adjuk meg. Az első blokk egy szinkron, felfutó órajel él vezérlésű regiszteres működés.

```
////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////
// Definiáljuk a 3 bites állapotregisztert és a next_state változót
// Az állapotregiszter egy RESET-elhető szinkron regiszter
////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////

state, next_state;

always
if
else
```

A második közvetlenül megadja az állapot átmeneteket. Itt használhatunk közvetlen numerikus állapotkódokat, vagy szimbolikus állapotkódokat (Bár itt ebben az esetben semmivel nem adnak több információt a működésről, mint a numerikus értékek.) Ha mégis használnánk, akkor a Verilog HDL parameter definícióval adhatjuk meg és javasoljuk a a START, A, B, C, D, E, F G állapotneveket.

```
parameter <name> = <value>;
```

A viselkedési leírás egy kombinációs logikát specifikál.

```
////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////
// Az állapotátmenetek előírása szimbolikus specifikációval
////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////

always @(*)
case (state)
START: next_state
next_state <= C;
next_state
default:
endcase
```

