

lappangási idő: ^{audíció} beép, amíg az eredmény kiv.
 újraind. idő: szintén utasít, amíg a szalagot arrébb léptetem
 ut. átvezető kép: feldolgozott pipe-adj mennyi időt vesz igénybe eredmény

Móczár Géza BME III Informatika I Számítógép architektúrák ellenőrző kérdések 1-3

Rajzolja fel a digitális számítógép Neumann-féle modelljének **blokkvázlatát, sorolja fel a modell működését meghatározó alapelemek!**

Mi **különbözteti** meg egymástól a memóriában tárolt **utasításokat és adatokat** egymástól? a feladat algoritmus.

Sorolja fel milyen tényezőktől függ egy számítógép teljesítménye! ut. képlet sebesség címezési mód, ut. részben párhuzamosítása

Magyarázza el mi az előnye, illetve a hátránya az általános, illetve a speciális célú regiszter-használatnak!

Sorolja fel, és néhány szóval jellemezze az utasításrendszer tervezési szempontjait!

Írja be, hogy **négy-címes számítógép** utasításai esetén mit tartalmaznak az egyes mezők!

OP. Kód	operandus 1.	op 2.	eredmény	köv. utasítás
---------	--------------	-------	----------	---------------

Magyarázza el, hogyan lehetett ebből **2 címes** megoldást létrehozni! vezérlés adatok utasítás +
 Adja meg milyen új **utasítástípus**, illetve milyen speciális célú **regisztert** alkalmaztak, hogy ebből **2 címes** megoldást hozzanak létre
 Utasítástípus: ^{vezérlés adatok ut.}
 Regiszter: ^{eredmény}
 Feladata: ^{egy új op.}

Magyarázza el, hogyan lehet a négycímes utasításkészletű számítógépeknél alkalmazott megoldásban **3, 2, 1, 1.5 címes** megoldást kialakítani!

Ismertesse mit jelent a többkomponensű címzés, adjon egy lehetséges példát! ^{vezérlés, 1 címes}

Milyen többkomponensű címzési mód használható előnyösen egy tömb elemének az elérésére, és ez hogyan állítja elő az effektív címet? ^{index reg.}

Címzési mód: ^{index}
 Effektív cím:

Mi a stack frame (verem keret) alkalmazásának előnye? ^{allokáció helyétől függetlenül állítható elő}

Miben és miért különbözik egy Pascal, illetve egy C programnyelv stack frame implementációja? ^{C: beemel par. ford. sorrendben}

Milyen többkomponensű címzési módot alkalmaznak a stack frame esetén, mi ennek az előnye? ^{hird. program részlete}

Ismertesse a CISC, illetve a RISC utasításkészlet jellemzőit!

Jellemezze néhány szóval az alábbi elven kialakított utasításrendszereket

CISC	RISC
<ul style="list-style-type: none"> sokelemű, összetett komplexitás 	<ul style="list-style-type: none"> utasítás keves, egyszerű
Címzési mód	

Ismertesse milyen módszereket alkalmaznak a számítógép teljesítményének növelésére! ^{akumulációnév.}

Sorolja fel az utasítás végrehajtás gyorsításának módszereit! ^{ut. részben össze.}

Ismertesse a RISC processzoroknál alkalmazott elveket! → LOAD/STORE memóriához, regiszter típusú op.

Ismertesse a processzoroknál alkalmazott PIPE LINE elvét!

Milyen utasítás egymásra hatási problémák léphetnek fel a PIPE LINE alkalmazásakor?

Mi a különbség a lappangási idő, az újraindítási idő, illetve az utasítás-átvezető képesség között?

Egy Pipe-line-t alkalmazó processzor **három elemi** műveletvégzőt tartalmaz. Az első elemi műveletvégző végrehajtási ideje **50ns**, a második **30ns** a harmadik **50ns** a részeredmény áttöltéshez szükséges időt elhanyagoljuk.

Hány ns alatt hajtódna végre **egy** utasítás pipe line nélkül? $T_{ir} = \dots 130 \dots ns$

Hány ns alatt hajtódik végre **három utasítás** a Pipe-line működéskor? $T = 3 \cdot 50 + 2 \cdot 30 = 280 \dots ns$

Mekkora az újraindítási idő a fenti esetben? $T_{ui} = \dots 50 \dots ns$

seb. növ.: $\frac{\text{pipe line nélküli}}{\text{pipe line-nál}} = \frac{390}{280}$

szé. növ. →

indexelt címzés

fix címtől hozzáadja az utasítást ~~szé. növ.?~~

Pipe line


- procedurális: feltételes vezérlés adatok

- strukturális: időben egységre ugyanarra a műveletvégzőre van szükség

- első ut. adatokra a köv. ut. -nak szüksége van. ← adat egymásra hatása

Móczár Géza BME III Informatika I Számítógép architektúrák ellenőrző kérdések 2-3

a) Rajolja be a mellékelt ábrába **öt utasítás pipe-line** elven történő megvalósítását, ha feltételezzük, hogy minden utasítást **három elemi műveletvégző** dolgoz fel és ezek elemi művelet-végrehajtási ideje egyenlő.



b) Adjon egy lehetséges (gyakori) részmuvelet feladatot a három elemi műveletvégző egységnek (EMV)

1EMV:.....

2EMV:.....


3EMV:.....

Hány ns egy utasítás végrehajtási ideje?ns

c) Hány ns alatt hajtódik végre az öt utasítás ha az elemi műveletvégzők végrehajtási ideje **egyenként 40ns** (az áttöltéshez szükséges időt elhanyagoljuk)? ^{lappang. idő}

$5 \cdot 40 + 2 \cdot 40 = 280 \dots ns$

a) Rajolja be a mellékelt ábrába **négy utasítás pipe-line** elven történő megvalósítását, ha feltételezzük, hogy minden utasítást **három elemi műveletvégző** dolgoz fel.



b) Adjon egy lehetséges (gyakori) részmuvelet feladatot a három elemi műveletvégző egységnek (EMV)

1EMV:.....

2EMV:.....

3EMV:.....

Hány ns alatt hajtódik végre **egy**, illetve **négy** utasítás, ha az első elemi műveletvégző végrehajtási ideje **45ns**, a második **30ns** a harmadik **40ns** a részeredmény áttöltéshez szükséges időt elhanyagoljuk?

Egy utasítás: $3 \cdot 50 = 150 \dots ns$

Négy utasítás: $300 \dots ns$

$45ns + 5ns$

$30ns + 15ns$

$40ns + 5ns$

A pipe-line feldolgozás egyik problémája az utasítás egymásra hatás. **Hogyan oldja meg a i386-os** mikroprocesszor a **procedurális** utasítás egymásra hatását? ^{felt. vez. adatok ut. feltételezzük, amíg a}

Hogyan oldja meg a 486-os mikroprocesszor a **procedurális** utasítás egymásra hatását? ^{default értelmezés}

Miben különbözik ettől a **Pentium megoldása**? ^{feltételezzük, amíg a}

Mit jelent az adat egymásra hatás, és hogyan küszöbölhető ki? ^{feltételezzük, amíg a}

Mit jelent az adat egymásra hatás, és hogyan küszöbölhető ki? ^{feltételezzük, amíg a}

Milyen **módszerrel** csökkenthető az elemi műveletvégző egységek időben egyenlően terheléséből adódó probléma? ^{feltételezzük, amíg a}

Rajolja fel és röviden ismertesse, a processzor tehermentesítésének blokkvázlatát társprocesszorral (8086-8087), illetve DMA vezérléssel! → utasítások egymásra

Magyarázza el hogyan működik időben átlapolva a processzor és a matematikai társprocesszor? ^{átlapolt}

Hogyan tudja a 8086 processzor az eredményt, annak felhasználása előtt, kivánni? ^{melk.}

→ **arbitrárium** itemezési: átmeneti puffer ^{-DMA, CoProc, WAIT}

→ **wait** utasítás az eredmény felhasznál. ^{fordított program előre lehet, átrendezhető az algoritmust}

előtt

statisztikailag hirtelenzárás alatt

statisztikailag hirtelenzárás alatt

statisztikailag hirtelenzárás alatt

statisztikailag hirtelenzárás alatt

statisztikailag hirtelenzárás alatt

statisztikailag hirtelenzárás alatt

statisztikailag hirtelenzárás alatt

statisztikailag hirtelenzárás alatt

statisztikailag hirtelenzárás alatt

statisztikailag hirtelenzárás alatt

statisztikailag hirtelenzárás alatt

Neumann-alapelvnek megfelelő számítógépekre vonatkozó alábbi kijelentések közül jelölje x-szel az igaz állítás(oka)t és - jellel a hamis(ak)at!

Pontozásnál minden jó jelölés +0,5 pont, minden hibás jelölés -0,5 pont, eredő >=0

1.	A utasítást és az adatot külön memóriában tárolja, így azok, külön sínen gyorsabb elérésűek, és a hely alapján egyértelműen azonosíthatók.	H
2.	A CPU egy -már meglévő- utasításkészlet gyorsabb implementálása (emulálása), érdekében mindig huzalozott vezérlő egységet tartalmaz.	H
3.	Az indirekt és az indexelt címzés alkalmazása előnyösen alkalmazható összetett adatszerkezetek kezelésénél.	H
4.	Négycímes utasításkészletnél nincs szükség vezérlésátadó utasításra (pl.: feltétel nélküli ugró utasításra).	H
5.	A RISC elvű processzoroknál az összetett utasítások megvalósítására gyakran mikroprogramozott vezérlőegységet alkalmaznak.	H
6.	Pipe-line alkalmazásakor az egymás után következő fokozatok (elemi műveletvégzők) között négy átmeneti tárolót kell alkalmazni.	H

egy kell

7.	A be és kimenő adatokat a gyorsabb elérés érdekében az aritmetikai-logikai (ALU) egységben tárolja	H
8.	DMA vezérlő alkalmazása esetén a ki/bemenő adatok a ALU-n keresztül olvashatók be/írhatók ki a memóriába. <i>közvetlen perifériára memórián keresztül</i>	H
9.	Multitask-os rendszereknél a fizikai és a virtuális processzor összerendelés a ko-processzor végzi. <i>cp. remanier végzi: TASK SWITCHING</i>	H
10.	Indirekt memória címzésnél az utasítás címzése a következő utasítást tartalmazó memóriahelyre mutat. <i>cím -> memóriahely, ahol operandus cím</i>	H
11.	A stack frame (verem keret) alkalmazásakor a bemenő paraméterek helyének felszabadítása (keret lebontása) mindig a függvényt hívó program feladata. <i>vagy C-ben</i>	H
12.	A stack frame a szubrutinokat (függvényeket) megvalósító algoritmusok elejét és végét jelöli ki a memóriában. <i>bemenő paraméterre használjuk a stack frame-t</i>	H

13.	Az eredeti Neumann modellnél a BE-és-KI meneti egység különálló volt és a memóriával nem, csak az ALU-val tudott közvetlenül információt cserélni.	-
14.	A utasítást és az adatot külön memóriában tárolja, az utasítást és az adatot a memóriában a tárolás formátuma különbözteti meg.	H
15.	A CISC elvű számítógépekben az utasítások nem azonos méretűek és rendszerint több óraciklus alatt hajthatók végre, és ez előnyös a pipe line alkalmazásánál. <i>(a vég már nem igaz)</i>	H
16.	Az ENTER és a LEAVE utasítás az x86-os processzornál a verem keret (stack frame) alkalmazását támogatja.	-
17.	A RISC processzoroknál az aritmetikai utasítások operandusai vagy regiszterben, vagy a memóriában található. <i>operandus mindig regiszterben</i>	H
18.	A térbeli és az időbeli lokalitási elvek miatt gyorsító tárákat (cache) csak az utasítások tárolására használhatunk. <i>külön adat-ut./műveletvégző/...</i>	H

19.	Az utasításokat memóriában tárolja, az adatokat perifériából kapja.	H
20.	Az utasításokat és az adatokat bináris formában tárolja.	-
21.	Az utasításokat és az adatokat a memóriában csak a program algoritmus a különbözteti meg.	H
22.	Az utasításhoz és az adathoz külön-külön cím- és adatbusz tartozik.	H

→ Harvard-archit.

23.	A utasítást és az adatot külön memóriában tárolja, az utasítást és az adatot a memóriában a tárolás formátuma különbözteti meg.	H
24.	A RISC elvű processzoroknál a gyorsabb működés elérésére huzalozott vezérlő egységet alkalmaznak.	-
25.	RISC elvű processzoroknál a két-vagy többkomponensű címzés (pl.: bázisregiszteres és indexelt) előnyösen alkalmazható összetett adatszerkezetek kezelésénél.	H
26.	Kétcímes utasításkészletnél nincs szükség feltétel nélküli ugró utasításra (pl.: feltétel nélküli ugró utasításra). <i>2 operandus címzés + PC és vez. átadó</i>	H
27.	A CPU egy -már meglévő- utasításkészlet gyorsabb implementálása (emulálása), érdekében mikroprogramozott vezérlő egységet tartalmazhat.	-
28.	Pipe-line alkalmazásakor az egymás után következő műveletvégzők közé, a működési idő különbség miatt, átmeneti tárolót lehet alkalmazni.	-

kell

29.	Az utasításokat és az adatokat az op. memóriában csak a program algoritmus a különbözteti meg.	-
30.	Az utasítást és az adatot külön memóriában tárolja, így az külön sínen gyorsabb elérésűek és a hely alapján egyértelműen azonosíthatók.	H
31.	Indexelt címzésnél az effektív címet az utasításban lévő címzésből és egy regiszter tartalmából állítja elő. <i>pl.: bázisreg. címezés -> teljes címzés</i>	-
32.	Indirekt memória címzésnél az utasítás címzése a következő utasítást tartalmazó memóriahelyre mutat.	H
33.	A stack frame (verem keret) alkalmazásakor a bemenő paraméterek és a lokális változók címzésére a keretben bázis-relatív címzést alkalmaznak.	-
34.	A stack frame a szubrutinokat (függvényeket) megvalósító algoritmusok elejét és végét jelöli ki a memóriában.	H

→ indirekt: referenciát

35.	A utasítást és az adatot az operatív memóriában a tárolás formátuma és a helye különbözteti meg.	-
36.	A RISC elvű processzoroknál a gyorsabb működés elérésére huzalozott vezérlő egységet alkalmaznak.	-
37.	Az indirekt és az indexelt címzés alkalmazása előnyösen alkalmazható összetett adatszerkezetek kezelésénél.	-
38.	Kétcímes utasításkészletnél nincs szükség feltétel nélküli ugró utasításra, illetve vezérlésátadó utasításra.	H
39.	A CPU egy -már meglévő- utasításkészlet gyorsabb implementálása (emulálása), érdekében mikroprogramozott vezérlő egységet tartalmazhat.	-
40.	Pipe-line alkalmazásakor az egymás után következő műveletvégzők közé, a működési idő különbség miatt, átmeneti tárolót lehet alkalmazni.	-

41.	Az eredeti Neumann modellnél a kombinált BE/KI meneti egység az ALU-val nem, csak a memóriával tudott közvetlenül információt cserélni.	H
42.	A stack frame (verem keret) alkalmazásakor a bemenő paraméterek és a lokális változók címzésére a keretben bázis-relatív címzést alkalmaznak.	-
43.	A RISC elvű processzoroknál a gyorsabb működés elérésére mindig mikroprogramozott vezérlő egységet alkalmaznak.	H
44.	Egycímes utasításkészletnél az utasítás címzése a következő utasítást tartalmazó memória helyét adja meg.	-
45.	A többkomponensű címzési módok előnyösen alkalmazhatók összetett adatszerkezetek kezelésére.	-
46.	Ha az utasításkészlet tartalmaz I/O utasítást akkor annak végrehajtására mindig önálló I/O processzort kell alkalmazni.	H

RISC:
LOADSTORE,
utasítás
nem lehet
mem.

Neumann.
22 címes
48 címes
formában
költség
↓
Harvard

→ lokális / helyi változó felvétel.
RISC
C: egy
program
bonyolult

indirekt
operandus
cím
lát.
22
utasítás

mikropp.

DMA-közvetlen
perifériára
memórián

47.	Az egy címes utasításkészlet csak egy operandust használhat. <i>a mátrix akkumulátor regiszterben</i>	H
48.	A három címes utasításkészlet egyik címe az eredmény helyét jelöli ki.	-
49.	Kétkomponensű címzésnél az effektív címet az utasításban lévő címrészből és egy regiszter tartalmából állítja elő.	-
50.	Indirekt memória címzésnél az utasítás címresze a következő utasítást tartalmazó memóriahelyre mutat.	H
51.	A stack frame a szubrutinokat (függvényeket) megvalósító algoritmusok elejét és végét jelöli ki a memóriában.	H
52.	A stack frame (verem keret) alkalmazásakor a bemenő paraméterek és a lokális változók címzésére a keretben indexregiszteres többkomponensű címzést alkalmaznak.	H

53.	Pipe-line alkalmazásakor az egymás után következő fokozatok (elemi műveletvégzők) között átmeneti tárolókat kell alkalmazni.	H
54.	A gyorsító tár (cache) a virtuális tár és az operatív memória közötti átvitel sebességét növeli meg. <i>op. mem. és proc. között</i>	H
55.	Memória átlapolás (memory interleave, memória beékelés) esetén egy páros című bájtt és a közvetlenül utána következő páratlan című ugyanabban a memóriatömbben (bank) található.	H
56.	Egycímes utasításkészletnél az egyik operandus mindig a veremmemóriában található. <i>veremmemória operandus helyén</i>	H
57.	A CISC elvű processzoroknál az összetett utasítások megvalósítására gyakran mikroprogramozott vezérlőegységet alkalmaznak.	-
58.	A tárkezelő egység (memory management unit, MMU) laphibát (page fault) jelez, ha egy felhasználói módú program az operációs rendszer adataihoz próbál hozzáférni.	H

59.	A CPU a -már meglévő- utasításkészlet gyorsabb implementálása (emulálása), érdekében gyakran mikroprogramozott vezérlő egységet tartalmaz. az utasításokat és adatokat a memóriában csak a program algoritmusuk különbözteti meg.	-
60.	Az adatok könnyű, flexibilis kezelése érdekében sokféle, bonyolult, többkomponensű címzési módokat valósíthat meg.	-
61.	Az utasításokat és az adatokat bináris formában tárolja.	-
62.	Legalább háromcímes utasításkészletet alkalmaz. <i>RISC-hez hasonlóan igaz</i>	H
63.	Az operandusok címzéséhez kevés egyszerű címzési módot alkalmaz, a memóriában található operandusokhoz csak LOAD (olvasás) és STORE (írás) típusú műveletet (címzést használ). <i>RISC</i>	H

64.	Az eredeti Neumann modellnél a kombinált BE/KI meneti egység az ALU-val nem, csak a memóriával tudott közvetlenül információt cserélni.	H
65.	A RISC elvű processzoroknál a gyorsabb működés elérésére mikroprogramozott vezérlő egységet alkalmaznak.	H
66.	Pipe-line alkalmazásakor, ha az egymás után következő fokozatok (elemi feldolgozó egységek) száma 2n, a teljesítmény (utasításátérvezítő képesség) maximum 4n-szeresére nőhet. <i>2n-szeres igaz</i>	H
67.	Egycímes utasításkészletnél a cím a következő utasítás helyét adja meg.	H
68.	A többkomponensű címzési módok előnyösen alkalmazhatók összetett adatszerkezetek kezelésére.	-
69.	Az I/O processzor, az átadott kezdőcímtől, a memóriában tárolt utasításokból álló perifériakezelő algoritmust önállóan, a CPU-val párhuzamosan hajtja végre.	-

71.	Négycímes utasításkészlet esetén a program következő utasítását az éppen végrehajtott jelöli ki.	I
72.	Kétcímes utasításkészlet esetén az eredmény mindig az akkumulátorban keletkezik.	H
73.	Kétcímes utasításkészlet esetén mindig kell vezérlésátadó (ugró) utasítás.	I
74.	Bázisregiszteres memória címzésnél az utasítás címresze a következő utasítást tartalmazó memóriahelyre mutat.	H
75.	A RISC processzoroknál egy ciklus alatt végrehajtható utasításokat használnak, mert ez elősegíti a pipe-line szervezést.	-
76.	A stack frame alkalmazása esetén a szubrutinok (függvények) lokális változóinak mindig a szubrutint hívó program foglal helyet. <i>hívott program</i>	H

77.	A három címes utasításkészlet egyik címe az eredmény helyét jelöli ki.	I
78.	Az egy címes utasításkészlet csak egy operandust használhat.	H
79.	Kétkomponensű címzésnél az effektív címet az utasításban lévő címrészből és egy regiszter tartalmából állítja elő.	I
80.	Indirekt memória címzésnél az utasítás címresze a következő utasítást tartalmazó memóriahelyre mutat.	H
81.	A stack frame (verem keret) alkalmazásakor a bemenő paraméterek és a lokális változók címzésére a keretben bázis-relatív címzést alkalmaznak.	H
82.	A stack frame a szubrutinokat (függvényeket) megvalósító algoritmusok elejét és végét jelöli ki a memóriában.	H

83.	Az eredeti Neumann modellnél a BE -és KI meneti egység különálló volt és a memóriával nem, csak az ALU-val tudott közvetlenül információt cserélni.	I
84.	A RISC elvű processzoroknál a gyorsabb működés elérésére decimális aritmetikát alkalmaznak.	H
85.	Pipe-line esetén az utasítás egymásra hatás egyik fajtája a procedurális egymásra hatás. Ennek elkerülésére a Pipe-line-t mindig teljesen kiürítik és újra töltik.	H
86.	Egycímes utasításkészletnél nincs szükség vezérlésátadó utasításra (pl. feltétel nélküli ugró utasításra).	H
87.	A DMA egység az utasításkészletben szereplő, de a CPU-ban nem megvalósított utasításokat hajtja végre a memóriában tárolt szubrutinok felhasználásával. <i>Coproc</i>	H
88.	A többkomponensű címzési módok hátránya, hogy nem alkalmazhatók összetett adatszerkezetek kezelésére.	H

89.	Az eredeti Neumann modellnél a BE -és KI meneti egység különálló volt és a memóriával nem, csak az ALU-val tudott közvetlenül információt cserélni.	H
90.	A RISC elvű processzoroknál a gyorsabb működés elérésére huzalozott vezérlő egységet alkalmaznak.	I
91.	Pipe-line alkalmazásakor, ha az egymás után következő fokozatok (elemi feldolgozó egységek) száma n, a teljesítmény maximum n-szeresére nőhet.	H
92.	Egycímes utasításkészletnél a cím az egyik operandus helyét adja meg.	H
93.	A többkomponensű címzési módok hátránya, hogy nem alkalmazhatók összetett adatszerkezetek kezelésére.	H
94.	A társprocesszor az utasításkészletben szereplő, de a CPU-ban nem megvalósított utasításokat (pl. aritmetikai) önállóan, a CPU működésével párhuzamosan, hajthatja végre.	H

* laphiba:

hivatkozott tartalom nincs az op memóriában

max. műv. végzeté skáláján

95.	Pipe-line alkalmazásakor az egymás után következő két utasítás azonos típusú rész-műveleteit (két fetch, két dekódoló, stb.) azonos időszelvényben egyszerre dolgozzák fel.	H
96.	Pipe-line esetén az utasítás egymásra hatás egyik fajtája a procedurális egymásra hatás. Ez kiküszöbölhető, ha négy utasításon belül nincs két vezérlésátadó utasítás.	H
97.	RISC elvű processzoroknál a gyorsabb működés érdekében nem használnak mikroprogramozott vezérlő egységet.	H
98.	A CISC elvű processzoroknál csak LOAD és STORE típusú adatmozgató utasításokat valósítanak meg.	H
99.	A kétcímű utasításkészletnél az egyik cím az operandusok címe a másik az eredmény címe.	H
100.	A stack frame (verem keret) a stack-ként (verem) felhasználható memóriaterület elejét és a végét jelöli ki a memóriában.	H

101.	Négycímű utasításkészlet esetén mindig szükség van akkumulátor regiszterre.	H
102.	Közvetlen operandusú (immediate) címzésnél az operandust az utasítást követő memóriahely tartalmazza.	I
103.	A veremmutató (SP) tartalma x86 mikroprocesszornál aritmetikai utasításokkal módosítható, s ez felhasználható pl.: stack frame-né a lokális változó helyének lefoglalására.	I
104.	Az ENTER és a LEAVE utasítás a verem keret (stack frame) alkalmazását támogatja.	I
105.	A RISC processzoroknál az aritmetikai utasítások operandusai vagy regiszterben vagy a memóriában található.	H
106.	A gyorsítótár (cache) tartalma hosszabb ideig eltérhet az operatív memória megfelelő kezeleseinél tartalmától.	H

107.	Négycímű utasításkészlet esetén nincs szükség vezérlés átadó (pl.: ugró) utasításra.	I
108.	Négycímű utasításkészlet esetén a program következő utasítását mindig az éppen végrehajtás alatt lévő jelöli ki.	I
109.	A RISC processzoroknál egy ciklus alatt végrehajtható utasításokat használnak, mert ez elősegíti a pipe-line szervezést.	I
110.	A CISC elvű processzoroknál csak LOAD és STORE típusú adatmozgató utasításokat valósítanak meg, mert ezek egyszerű címképzésűek és gyorsak.	H
111.	Pipe-line alkalmazásakor, ha az egymás után következő fokozatok (elemi feldolgozó egységek) száma n a teljesítmény minden esetben n-szeresére nő.	H
112.	Pipe-line esetén a feldolgozási egymásra hatás kiküszöbölhető, ha többszöröződik a szükséges elemi feldolgozóegységek számát.	I

113.	Kétcímű utasításkészlet esetén a program következő utasítását az éppen végrehajtott jelöli ki.	H
114.	Kétcímű utasításkészlet esetén az egyik cím az eredmény helyét, míg a másik cím a következő utasítás helyét jelöli ki.	H
115.	Pipe-line esetén a procedurális egymásra hatás kiküszöbölhető, ha a további műveletek feldolgozását felfüggesztik a feltételes vezérlés átadás feltételének kidolgozásáig.	I
116.	Pipe-line alkalmazásakor az egymás után következő fokozatok (elemi feldolgozó egységek) között mindig átmeneti tárolókat kell alkalmazni.	H
117.	A RISC elvű processzoroknál csak LOAD és STORE típusú adatmozgató utasításokat valósítanak meg, mert ezek egyszerű címképzésűek és gyorsak.	I
118.	A CISC elvű processzoroknál az összetett utasítások megvalósítására gyakran mikroprogramozott vezérlőegységet alkalmaznak.	I

119.	Az eredeti Neumann modellnél az utasításokat és az adatokat az operatív memóriában a tárolás helye és a tárolás formátuma különbözteti meg.	H
120.	A stack frame (verem keret) alkalmazásakor a keretet az algoritmus kódja és a hozzá tartozó adatok elválasztására használják.	H
121.	Pipe-line alkalmazásakor az egymás után következő négy utasítás azonos típusú rész-műveleteit (pl.: négy fetch, négy dekód., stb.) azonos időpillanatokban dolgozzák fel.	H
122.	Kétcímű utasításkészletnél a két cím a két operandus helyét adja meg.	H
123.	RISC elvű processzoroknál a gyors működés és az egyszerű címzés miatt csak LOAD és STORE típusú memória-referens utasításokat valósítanak meg.	I
124.	A CPU egy-már meglévő utasításkészlet gyorsabb implementálása (emulálása) érdekében mikroprogramozott vezérlőegységet tartalmazhat.	I

125.	Az eredeti Neumann modellnél a kombinált BE/KI meneti egység az ALU-val nem, csak a memóriával tudott közvetlenül információt cserélni.	H
126.	Az utasításokat és az adatokat az operatív memóriában azonos formában tárolja, így azokat csak a program algoritmusuk alapján különbözteti meg.	H
127.	A RISC elvű processzoroknál a gyorsabb működés elérésére mindig mikroprogramozott vezérlő egységet alkalmaznak.	H
128.	A RISC elvű processzoroknál egyetlen ciklus alatt végrehajtható, egyforma hosszúságú utasítások kialakításával előnyösen alkalmazható a gyorsításra a PIPE-LINE elv.	I
129.	Egycímű utasításkészletnél a cím a következő utasítás helyét adja meg.	H
130.	A többkomponensű címzési módok előnyösen alkalmazhatók összetett adatszerkezetek kezelésére.	I

131.	Az eredeti Neumann modellnél a BE -és KI meneti egység különálló volt és a memóriával nem, csak az ALU-val tudott közvetlenül információt cserélni.	I
132.	A utasítást és az adatot fizikailag mindig külön álló memóriában tárolja, így az külön sínen gyorsabb elérésű, és a hely alapján egyértelműen azonosítható.	H
133.	A RISC elvű processzoroknál a gyorsabb működés érdekében nem alkalmaznak mikroprogramozott vezérlő egységet.	I
134.	A RISC elvű processzoroknál az egyszerű címzés miatt csak LOAD és STORE típusú műveletekkel érik el a memóriában lévő adatokat.	I
135.	Kétcímű utasításkészletnél nincs szükség vezérlésátadó utasításra (pl.: feltétel nélküli ugró utasításra).	H
136.	Indirekt memória címzésnél az utasítás címrésze a következő utasítást tartalmazó memóriahelyre mutat.	H

A RISC-alapelvek megfelelő számítógépekre vonatkozó alábbi kijelentések közül jelölje x-szel az igaz(ak)at és - jellel a hamis(ak)at!

137.	A CPU-nál a gyorsabb működéshez szükséges egyenlő számú órajelciklust igénylő utasítások érdekében nem alkalmazzák a pipe-line elvet.	H
138.	Az utasítást memóriában tárolja, az adatokat mikroprogram vezérlésű gyors perifériák tárolják.	H
139.	Az adatok könnyű, flexibilis kezelése érdekében bonyolult, többkomponensű címzési módokat valósít meg.	H
140.	Az utasításokat és az adatokat bináris formában a memóriában tárolja, ezé ezeket csak a program algoritmusuk különbözteti meg.	H

