



INFORMATIKA I.

BMEVIIIAB08

Memóriakezelés I. – Gyorsító tár



CPU – Memória teljesítmény




Elvárások (*követelmények*)

- nagy kapacitás
- nagy sebesség
- alacsony ár
- tartalom megőrzés (hordozhatóság)

Szint	Memória	Tipikus méret	Elérési idő [ns]	Sávszélesség [MB/sec]
1	Regiszter	< 2kB	0.15-0.3	100
2	Gyorsítótár	32kB-8MB	0.5-15	10 000-40 000
3	Operatív memória	< 512GB	30-200	5 000-20 000
4	háttértár	>1TB	5 000 000	50-500

Memória hierarchia



A nagykapacitású, olcsó memória lassú

Hierarchikus memória felépítés

- *A sebesség különbség nő → megoldást kell találni*

□ Lokális elve

- *Térbeli*


Ha a program egy adott helyen lévő információt használ, akkor valószínűleg a környezetében lévőket is használni fogja

- *Időbeli*

Ha egy adott információt használ a program, akkor valószínűleg a nem túl távoli időben is használni fogja

□ Hierarchikus memória felépítés → gazdaságos realizálás,


- A használni kívánt információt és környezetét (*blokkját*) helyezük át egy kisebb kapacitású, de *gyorsabb* memóriába → válasz a sebesség igényére → Gyorsító tár (gyorstár) CACHE
- Tekintsük memóriának a háttértárolót is, ahonnan blokkokban tölthetünk be információt az operatív memóriába → válasz a kapacitás igényére → Virtuális Tárkezelés



- Felsőbb **szint kisebb, de gyorsabb**
 - Tranziens állapotól eltekintve a felső szint részalmazza az alsónak**
 - Szintek között az információ csere **blokkos**
 - Hatékonyság a sikeres hozzáférés arányával mérhető**
 - Sikeres hozzáférés, ha az információ a felső /gyorsabb/ szinten érhető el**
 - Találati arány /hit rate, hit ratio/ Hr**
- $$Hr = \frac{\text{sikeres hozzáférés}}{\text{összes hozzáférés}}$$
- Hibaaarány /miss rate/ $Mr=(1-Hr)$**

Gyorsítótár - Cache

A gyorsítás alapelve olvasáskor



Nyereség: az effektív memória elérési idő csökkenése
 (T_L : látszólagos memória elérési idő)

T_C (Cache elérési idő) T_{OM} (operatív memória-OM elérési idő) T_{MP} (plusz időráfordítás hiánynál- miss penalty) esetén, a blokkátöltés plusz idejét elhanyagolva

$$T_L = H_r \cdot T_C + (1 - H_r) \cdot T_{OM}$$

$$T_L = T_C + (M_r) \cdot T_{MP}$$

Pl.: $H_r=90\%$ $T_c=5ns$ $T_{OM}=50ns$ $T_L=?$

$$T_L = \frac{(90 \cdot 5) + 10 \cdot 50}{100} = 9,5ns$$

A CACHE szervezés kérdései

- ❑ Leképzési stratégia (*placement policy*)

Az operatív memória egy adott blokkját a CACHE melyik blokkjába (sorába, line) tölti

- *Blokk mérete: kicsi \leftrightarrow nagy*
- *Hogyan ismeri fel a betöltött információt*

- ❑ Behozatali stratégia (*Fetch policy*)

Mikor töltünk be egy blokkot

- ❑ Írási stratégia (*update policy*)


Hogyan írjunk a CACHE-be, illetve az OM-be

- ❑ Blokkcsere stratégia (*block replacement policy*)

Új blokk betöltésekor melyik blokk helyére töltünk be

- ❑ Gyors blokkbetöltés megoldása

Leképezés




Cache leképzési stratégiák

Közvetlen leképezés (*direct mapping*)

- Az *adott keretsorszámú* $/K_B/$ blokk a CACHE

azonos sorszámú (C_B)
blokkjába helyezhető






Cache leképzési stratégiák- Esettanulmány adott értékekkel

Közvetlen leképzés

Operatív memória: 4Gbyte Cache: 128 blokk Blokk:64 byte


A₃₁					OPERATÍV MEMÓRIA					A₀					4GB CÍM 32bit																			
TAG₁₈					TAG₀					CBA₆ CBA₀					OFFS₅ OFFS₀					128 blokk 7bit														
V					A₃₁					TAG					A₁₃					A₁₂ CBA A₆					A₅ OFFSET A₀					64 byte 6bit				




Direkt leképzésű cache működési elve

Közvetlen leképezés (*direct mapping*)


Az *adott keretsorszámú* (K_B) blokk a *CACHE azonos sorszámú* (C_B) blokkjába helyezhető



Blokk (sor)
 Pl.: 16x32 bit (16x4byte)
 =64 byte/6címbit
 Offset (O_5-O_2)
 O_1-O_0 helyett $BE_0^*-BE_3^*$




Direkt leképezés



Egyszerűsített blokkvázlat
Példa, konkrét adatokkal:
8kb
64byte blokk méret
128 blokk

Direkt leképzésű cache működési elve

A működés blokkvázlata



– Előnyök

- Egyszerű hardver
- Nem kell blokkcsere algoritmus
- Gyors működés
- Alacsony ár

– Hátrányok


- HIT rate alacsony lehet
(*ha a méret nő, jobb a HIT rate*)
- Nem teljes körű a felhasználhatóság

– Asszociatív leképzéssel kombinálva

- Legjobb kompromisszum
- leggyakoribb megoldás n-utas direkt leképzés*

Asszociatív leképzés (*associative mapping*)

- Az *adott keretsorszámú* (K_B) blokk a CACHE *bármely sorszámú* (C_B) blokkjába helyezhető
 - Az *Offset-en* kívül minden címbit a TAG-be kerül
 - Találat keresésekor az összes TAG-tartalmát vizsgálni kell (*lassú, méret*)
 - A realizálás nehézségei miatt legfeljebb csak kis méretben alkalmazzák




Részben asszociatív leképzés (*set associative mapping*)

- A CACHE $2, -4, -8, -n$ azonos méretű részegységre van bontva ($n = 2^m$ n utas direkt leképezés), az egyes részegységek (út) **önállóan a közvetlen leképezés szabálya szerint** működnek.

Egy **adott keretsorszámú** (K_B) blokk a **CACHE részegységei azonos sorszámú** (C_B) **blokkjainak** (n db csoport, set) **valamelyikébe** helyezhető

2 utas set-asszociatív leképezés

Egyszerűsített blokkvázlat
 Példa, konkrét adatokkal:
 8kb, 64byte blokk méret
 64 csoport, 2 út csoportonként



Részben asszociatív leképezés


Két utas /set asszociatív/ leképezés működési vázlat

Pl.: OM 4GB /32 címbit/


CACHE 64=2x32 blokk /CBA 5bit/
 Blokk 16 dupla szó /16x32, (4+2) bit/
 TAG 20 bit

Blokk /Line/
 Pl.:16x32 bit

/16x4byte,(64 byte)/
 Offset /O₅-O₂/
 O₁-O₀ helyett BE₀*-BE₃*
 is lehet



1. Keresés
0 és 1
2. Betöltés 0
vagy 1
3. Keresés
0 és 1



- Nő a HIT rate, jobb a kihasználtsága /előny/
- Kell blokkcsere algoritmus /hátrány/

Operatív memória: 4Gbyte Cache: 128 blokk Blokk:64 byte **Közvetlen leképzés**

		OPERATÍV MEMÓRIA							
		A ₃₁				A ₀		4GB CÍM 32bit	
		TAG ₁₈	TAG ₀	CBA ₆	CBA ₀	OFFS ₅	OFFS ₀	128 blokk 7bit	
V	A	A ₃₁	TAG	A ₁₃	A ₁₂	CBA	A ₆	A ₅ OFFSET A ₀	64 byte 6bit

Két-utas leképzés (asszociativitás)

		OPERATÍV MEMÓRIA							
		A ₃₁				A ₀		4GB CÍM 32bit	
		TAG ₁₉	TAG ₀	CBA ₅	CBA ₀	OFFS ₅	OFFS ₀	2x64 blokk 6bit	
V	A	A ₃₁	TAG	A ₁₂	A ₁₁	CBA	A ₆	A ₅ OFFSET A ₀	64 byte 6bit

Négy-utas leképzés (asszociativitás)

		OPERATÍV MEMÓRIA							
		A ₃₁				A ₀		4GB CÍM 32bit	
		TAG ₂₀	TAG ₀	CBA ₄	CBA ₀	OFFS ₅	OFFS ₀	4x32 blokk 5bit	
V	A	A ₃₁	TAG	A ₁₁	A ₁₀	CBA	A ₆	A ₅ OFFSET A ₀	64 byte 6bit

leképzés	Találati arány	Keresés sebessége	Bonyolultság
Közvetlen	jó	legjobb	legegyszerűbb
Asszociatív	legjobb	közepes	legbonyolultabb
N-utas direkt /szet asszociatív/	nagyon jó jobb, ha N nő	jó romlik, ha N nő	bonyolult

Esettanulmány:i80486

- 8KB méretű 4 utas szet asszociatív belső CACHE tároló
- Egyenként (utanként) 128db 16byte-os blokkokat (line) tartalmaz
- Vezérlő tár
 - TAG tár $4 \cdot 128 \cdot 21$ bit
 - Vezérlés $128 \cdot (3+4)$ bit
 - 3bit pszeudó LRU /a négy útra együtt „A” bitek/
→ Isd. blokkcsere
 - 4 bit érvényesség jelző /utanként 1 „V” bit/

A CACHE szervezés kérdései

- ❑ Leképzési stratégia (*placement policy*)

Az operatív memória egy adott blokkját a CACHE melyik sorába (blokkjába, line) tölti

- *Blokk mérete: kicsi \leftrightarrow nagy*
- *Hogyan ismeri fel a betöltött információt*

- ❑ Behozatali stratégia (*Fetch policy*)

Mikor töltünk be egy blokkot

- ❑ Írasi stratégia (*update policy*)

Hogyan írjunk a CACHE-be, illetve az OM-be

- ❑ Blokkcsere stratégia (*block replacement policy*)


Új blokk betöltésekor melyik blokk helyére töltünk be

- ❑ Gyors blokkbetöltés megoldása

Cache blokk behozatali stratégiák

- Mikor hozunk be egy blokkot /**Fetch policy**/?
 - ❑ Közvetlen igény esetén /**MISS-nél**/
 - ❑ Előrelátással
 - *i. blokk igénye esetén az (i+1) blokkot is*
→ Adat koherencia kezelése (összetartozó adatok?)
 - *spekulatív „okos” betöltés* → *Pentium 4 L2*
 - ❑ Szelektíven
 - *cím szerint (bizonyos címtartományokat **nem** töltünk be)*
 - *típus szerint külön utasítás és/vagy adat*

Hierarchikus felépítésű CACHE



pl.: Pentium 4 2X (16-32kB) 8 utas L1
 1X (2-4MB) 8-16 utas L2 cache

A CACHE szervezés kérdései

- Leképzési stratégia (*placement policy*)

Az operatív memória egy adott blokkját a CACHE melyik sorába (blokkjába, line) tölti

- *Blokk mérete :kicsi \leftrightarrow nagy*
- *Hogyan ismeri fel a betöltött információt*

- Behozatali stratégia (*Fetch policy*)

Mikor töltünk be egy blokkot

- Írási stratégia (*update policy*)

Hogyan írjunk a CACHE-be, illetve az OM-be


- Blokkcsere stratégia (*block replacement policy*)

Új blokk betöltésekor melyik blokk helyére töltünk be

- Gyors blokkbetöltés megoldása


Írási stratégiák

- Keresztülíró stratégia /*write through policy*/
 - Találat esetén /*HIT*/ **ÍR** a *CACHE*-be és az *OM*-be is
 - MISS esetén
 - **Írás** áthelyezés nélkül /*write through with no write allocate policy*/ csak az *OM*-be **ÍR**



- **Írás áthelyezéssel** /*write through with write allocate policy*/
betölti, majd keresztülírja


Keresztül írás áthelyezéssel



- **Visszaírás (*write back policy*)**


- Működhet áthelyezés nélkül és áthelyezéssel
- HIT esetén csak a **CACHE**-ba ír, az **OM**-be csak később

Visszaírás később



- Adat konzisztencia problémák kezelése
 - Adott címtartomány CACHE-be töltésének tiltása
 - CACHE érvényes bejegyzés törlése HW/SW
 - Írás puffer kezelése
 - » bizonyos műveletek felfüggesztése (pl.:I/O) a kiírás befejezéséig
 - » írás - olvasás sorrendjének felcserélése!?
 - Többszintű- többmagos- többprocesszoros rendszernél
 - » MESI protokoll alkalmazása
/Modified, Exclusive, Shared, Invalid állapot/
 - ❖ *Állapot nyilvántartás*
 - ❖ *A többi egység figyelése (snoop)*
 - ❖ *Jelzés*

- *i80486 programozhatóan*, áthelyezés nélküli *keresztülíró*, vagy *visszaíró /486DX4/* stratégiát alkalmaz
- **4 szavas írás puffert** tartalmaz, amelybe órajel sebességgel írhat
 - Keresztülírásakor, ha a puffer üres és a sín szabad, közvetlenül a sínre is ír
- A puffer **kiírása a beírás sorrendjében** történik.



Olvasáskor csak egy olvasást engedhet meg a puffer kiírása előtt

Íráskor X hivatkozás *HIT-* nél foglalt sín esetén pufferre ír.

Y olvasáskor */ez megelőzheti a puffer kiírását/* betöltés történik, esetleg az X-et tartalmazó blokkra. A közvetlen rákövetkező olvasáskor X-re hivatkozásnál MISS. Ha ezt az olvasást is megengednénk kiírás előtt, rossz adatot találna az OM-ben. Ezért csak egy olvasás engedhető meg az írás puffer kiírása előtt.

A CACHE szervezés kérdései

- ❑ Leképzési stratégia (*placement policy*)

Az operatív memória egy adott blokkját a CACHE melyik sorába (blokkjába, line) tölti

- *Blokk mérete: kicsi \leftrightarrow nagy*
- *Hogyan ismeri fel a betöltött információt*

- ❑ Behozatali stratégia (*Fetch policy*)

Mikor töltünk be egy blokkot

- ❑ Írási stratégia (*update policy*)

Hogyan írjunk a CACHE-be, illetve az OM-be



- ❑ Blokkcsere stratégia (*block replacement policy*)

Új blokk betöltésekor melyik blokk helyére töltünk be

- ❑ Gyors blokkbetöltés megoldása

Blokkcsere stratégiák

- ❑ Közvetlen leképzésnél **nem kell** (*csak egy helyre tölthető*)
- ❑ Asszociatív- N utas közvetlen (N way set associative) leképzés
 - Ha van üres oda
 - LFU (*least frequently used*) legritkábban használt helyére
 - LRU (*least recently used*) legrégebben használt helyére
 - FIFO (*first in- first out*) legrégebben betöltött helyére
 - RANDOM tetszőleges (véletlenszerű) áldozat választás
 - Az írás-stratégia is módosíthatja az előzőket





Néhány bites számláló

Minden hozzáférés növeli

Adott időnként törlés



A legkisebb a legritkábban használt

LRU blokkcsere megvalósítása



- Néhány bites számológó
- Minden hozzáférés törli
- A legnagyobb értékűt választjuk

Real-LRU Megvalósítás








Működése:
 A hivatkozott sort 1-be állítjuk
 A hivatkozott oszlopon 0-ba állítjuk

A tiszta 0 sor(ok)at használták a legrégebben

m^2 bit minden csoporthoz


Legyenek a beérkező hivatkozások a következők: 2, 1, 3, 2, 0



Pszeudo LRU


Pszeudo LRU

m-1 bit minden csoporthoz




$B_0, B_1, B_2 = 0$; Legyenek a beérkező hivatkozások a következők: 1, 0, 2

1. út elérése után




Legrégebbi: 2

0. út elérése után



Legrégebbi: 2

2. út elérése után



Legrégebbi: 1



Cache szervezés összefoglalás

Leképezés:

- Direkt
- Asszociatív
- Részben asszociatív

Írás:

- Keresztül írás
 - Áthelyezéssel
 - Áthelyezés nélkül
- Visszaírás
 - Áthelyezéssel
 - Áthelyezés nélkül

Behozatal:

- Igény szerinti
- Előrelátó
- Szelektív

Blokkcsere:

- Legritkábban használt
- Legrégében használt
- Legrégében betöltött
- Véletlen

A CACHE szervezés kérdései

- ❑ Leképzési stratégia (*placement policy*)

Az operatív memória egy adott blokkját a CACHE melyik sorába (blokkjába, line) tölti

- *Blokk mérete : kicsi \leftrightarrow nagy*
- *Hogyan ismeri fel a betöltött információt*

- ❑ Behozatali stratégia (*Fetch policy*)

Mikor töltünk be egy blokkot

- ❑ Írási stratégia (*update policy*)

Hogyan írjunk a CACHE-be, illetve az OM-be


- ❑ Blokkcsere stratégia (*block replacement policy*)

Új blokk betöltésekor melyik blokk helyére töltünk be

- ❑ Gyors blokkbetöltés megoldása

A blokkbetöltés gyorsítása

Átlapolt memóriaműködés / *memory interleave* /




Pl.: $T_C = 11ns$, $T_{OM} = 40ns$

$n = 4$

$T_{LOM} = 40/4 = 10ns$

$T_{LACC} = \max(10ns, 11ns)$

$T_{LACC} = 11ns$




$t_{LACC} = \max(t_{LOM}, T_C)$

A blokkbetöltés gyorsítása


DRAM eljárások

- Kihasználják a rendezett adatátvitelben rejlő lehetőséget
- FPM /*Fast page mode*/ ugyanabból a sorból csak oszlop cím kell
- EDO /*Extended Data Out*/ mint előző, de adat latch is van
- BEDO /*Burst Extended Data Out*/ belső oszlop címgenerálás
- SDRAM /*Synchronous DRAM*/ előzőek órajel ütemére




A DQM0-3 bemenetekkel bájonként is elérhetjük az adatokat

Memória modulok




Memória modulok


SDRAM




DDR




DDR2




DDR3




DDR4




SO-DIMM SDRAM




SO-DIMM DDR



SO-DIMM DDR 2



SO-DIMM DDR 3




SO-DIMM DDR4





Különböző modulok
Asztali és hordozható
számítógépekbe

DRAM vezérlő


- Korábban különálló egység (chipset része)
- Ma a processzorlapka része







DDR - DRAM működése



$$T_{CAS} - T_{RCD} - T_{RP} - T_{RAS} \rightarrow \text{pl.: } 2-3-3-7$$

Szinkron működés

Időben átlapolt működés

Automatikus oszlopcím generálás (burst)

Beépített interleave

Belső állapotgép

Parancsok

ACT

WRITE


READ

PRECHARGE

REFRESH

NOP

- Pentium



128/256 bit
belső adatvonal

Duál port adat cache

NOTES:

1. The Code and Data caches are each 8 Kbytes in size on the Pentium® processor (75/90/100/120/133/150/166/200).
2. The MMX Unit is present only on the Pentium processor with MMX™ technology
3. The internal instruction bus is 256 bits wide on the Pentium processor (75/90/100/120/133/150/166/200)





Figure 4: Pentium® 4 processor microarchitecture


Esettanulmány - Pentium CACHE megoldások

Dual core



Intel® Advanced Smart Cache

Both Cores sharing the Level 2 Cache





18

Copyright © 2007, Intel Corporation. All rights reserved.


Intel® Core(TM) Micro-Architecture








Esettanulmány Core2 CACHE megoldások Quad-core Kentsfield package (2006)



Esettanulmány Core i7 CACHE megoldások Quad-core Sandy Bridge lapka (2011)



- CPU-memória sebesség problémák
- Memória hierarchia
- Lokalitási elvek
- Gyorsítótár – Hr, Mr
- Cache szervezés, leképezés, blokkcsere, írási stratégiák
- Blokk betöltés gyorsítása
- DDR memória működési sajátosságok
-blokk betöltés gyorsítása
- Korszerű processzorok gyorsító tár szervezései