



Budapesti Műszaki és Gazdaságtudományi Egyetem
Villamosmérnöki és Informatikai Kar
Méréstechnika és Információs Rendszerek Tanszék

FPGA tervezői laboratórium

- -
- -

Budapest, 2018. április

Tartalomjegyzék

1. Egyszerű processzoros rendszer létrehozása	1
1.1. A rendszer blokkvázlata	1
1.2. C kód	3
1.3. ChipScope hullámformák	4
1.3.1. AXI4 Lite írási buszciklus	4
1.3.2. AXI4 Lite olvasási buszciklus	4
2. DMA vezérlő megvalósítása és tesztelése	6
2.1. A rendszer blokkvázlata	6
2.2. A DMA vezérlő regiszterei	7
2.3. C kód	8
2.4. Átvitel vizsgálata ChipScope-pal	10
2.4.1. MM2S irány vizsgálata egyetlen 128 byte-os átvitel esetén	10
2.4.2. S2MM irány vizsgálata egyetlen 128 byte-os átvitel esetén	10
2.4.3. MM2S irány vizsgálata több 128 byte-os átvitel esetén	11
2.4.4. S2MM irány vizsgálata több 128 byte-os átvitel esetén	12
2.4.5. MM2S irány egyetlen 1024 byte-os blokk („packet”) átvitele során	12
3. Audio interfész (I2S) megvalósítása	14
3.1. Right justified I2S átvitel hullámformája	14
3.2. A megvalósított modul HDL kódja	15
3.3. A testbench HDL kódja	16
3.4. Szimulációs hullámforma	17
4. Audió CODEC interfész	18
4.1. A rendszer blokkvázlata	18
4.2. Konfigurációs interfész (I2C) megvalósítása	19
4.2.1. CODEC MCLK órajel generálása	19
4.2.2. CODEC I2C interfész	20
4.3. Audió CODEC konfiguráció és ellenőrzés	21
4.3.1. Xilinx I2C periféria programozása	21
4.3.2. CODEC regiszterek beállítása	22
4.3.3. I2C átvitel ellenőrzése ChipScope-ban	22
4.3.4. I2S interfész ellenőrzése	23
5. I2S → AXI Stream interfész megvalósítása Vivado HLS-ben	25
5.1. Vivado HLS	25
5.2. IP beillesztése a rendszerbe	27
5.3. Tesztelés	28
6. FIR szűrő megvalósítása Vivado HLS-ben	35
6.1. Vivado HLS	35
6.2. Tesztelés	37
6.3. Szintézis eredmények	39
7. A hálózati kommunikáció megvalósítása	40

1. fejezet


Egyszerű processzoros rendszer létrehozása

Az első labor alkalmával a Xilinx Vivado 17.4. fejlesztői környezettel ismerkedtünk meg, amellyel egy viszonylag egyszerű, demonstrációs célokat szolgáló processzoros rendszert hoztunk létre, a rendelkezésünkre bocsátott Zedboard FPGA-n. Ez a processzoros rendszer roppant egyszerűen nézett ki és az alábbi hardver részegységekből épült fel:

- arm Cortex A9-es processzoros rendszer (Zynq Processing System, PS)
- általános célú bemeneteket és kimeneteket (GPIO) modellező egységek
- összeköttetés hálózat (Interconnect)
- reset szinkronizáló
- ChipScope logikai analizátor (System ILA)

1.1. A rendszer blokkvázlata

Az előbb felsoroltakat a fejlesztői környezet Block Design funkciójával tudtuk az FPGA-tervhez hozzáadni és a közöttük lévő kapcsolatot megadni, amelynek eredményét az 1.1. ábra mutatja.



1.1. Ábra – A Block Design-ban összeállított rendszer blokkdiagramja

A processzoros rendszer egyik lassabb AXI interfészét (M_AXI_GP_0) használtuk arra, hogy kommunikáljunk az FPGA konfigurálható logikájában létrehozott egységekkel. Ezek a fejlesztői kártyán megtalálható nyomógombok, kapcsolók és LED-ek kezeléséért voltak felelősek. Egyszerűségüknél fogva általános célú bemenetek és kimenetek formájában kezeltük őket és egy-egy AXI GPIO modult rendeltünk hozzájuk.

Az AXI protokoll egy pont-pont kapcsolatot ír le és így egy Master-hez egy Slave interfész köthető közvetlenül. Ugyanígy, a processzoros rendszer a Master AXI interfészén csak egy Slave interfésszel tud kommunikálni, de hárommal kellene, hiszen három perifériát definiáltunk a rendszerhez. A probléma megoldásához egy AXI Interconnect buszmátrixot kellett beépíteni, amely képes volt a Master interfészről érkező kéréseket a megfelelő Slave interfészek felé továbbítani.

A FPGA konfigurálható részében megvalósított áramkör reset-je aszinkronnak tekinthető az ott lévő egyetlen órajel-tartományhoz képest, így ennek a jelnek az elengedését mindenképp szinkronizálni kell az órajelhez. Ehhez egy programozható reset szinkronizálót helyeztünk el FPGA-ba.

A ChipScope logikai analizáltort a LED GPIO modul AXI Slave interfészének megfigyelésére tettük bele a design-ba. Ezen keresztül tudtunk egy AXI írási és egy olvasási transzfert megvizsgálni. A logikai analizátorból elegendő volt egyet lerakni, hiszen az FPGA erőforrásai egyetlen órajelről jártak.

Az így létrejött rendszer perifériáihoz még hozzá kellett rendelni néhány memóriatartományt, hiszen a kommunikáció a processzoros rendszer és a perifériák között memória írás/olvasás formájában zajlott. Ezt a Block Design-ban az Address Editor fülön tudtuk megtenni, amellyel automatikusan lehetett memóriatartományokat létrehozni és hozzárendelni. Ezt mutatja az 1.2. ábra.

The screenshot shows the Address Editor interface with a table of memory addresses. The table has columns for Cell, Slave Interface, Base Name, Offset Address, Range, and High Address. The data is as follows:

Cell	Slave Interface	Base Name	Offset Address	Range	High Address
processing_system7_0					
Data (32 address bits : 0x40000000 [1G])					
axi_gpio_btn	S_AXI	Reg	0x4120_0000	64K	0x4120_FFFF
axi_gpio_led	S_AXI	Reg	0x4121_0000	64K	0x4121_FFFF
axi_gpio_sw	S_AXI	Reg	0x4122_0000	64K	0x4122_FFFF

1.2. Ábra – Az összeállított rendszer memóriatérképe

1.2. C kód

Ezután, hogy kipróbáljuk az összerakott rendszert, egy egyszerű C nyelvű programot írtunk, amely egy másodperc számlálót jelenített meg a LED-eken. Ehhez, az így kapott FPGA tervet átvittük az SDK környezetbe, ahol kényelmesen le tudtuk kódolni a programot, a generált rendszerleíró fejléc fájl és a perifériák kezeléséért felelős függvénykönyvtár használatával. Az általunk megírt programot az 1.1. kódrészlet mutatja be.

1.1. Kód – A rendszeren futtatott C program

```
1 #include "xparameters.h"
2 #include "xgpio_1.h"
3
4 void inic_btn() { Xil_Out32(XPAR_AXI_GPIO_BTN_BASEADDR + XGPIO_TRI_OFFSET, 0xFFFFFFFF); }
5
6 void inic_sw() { Xil_Out32(XPAR_AXI_GPIO_SW_BASEADDR + XGPIO_TRI_OFFSET, 0xFFFFFFFF); }
7
8 void inic_led() { Xil_Out32(XPAR_AXI_GPIO_LED_BASEADDR + XGPIO_TRI_OFFSET, 0x0); }
9
10 int main() {
11     inic_btn();
12     inic_sw();
13     inic_led();
14
15     int cntr = 0;
16     while(1) {
17         volatile int i = 0;
18
19         while(i < XPAR_PS7_CORTEXA9_0_CPU_CLK_FREQ_HZ/20) { i++; }
20         cntr++;
21
22         Xil_Out32(XPAR_AXI_GPIO_LED_BASEADDR + XGPIO_DATA_OFFSET, cntr & 0xFF);
23         Xil_In32(XPAR_AXI_GPIO_LED_BASEADDR + XGPIO_DATA_OFFSET);
24     }
25
26     return 0;
27 }
28
```


A kód először inicializálja a három GPIO modult: a GPIO modul tristate vezetékeit vezérlő regiszterbe a megfelelő értékét írja be. Ezzel állítja be, hogy a 32 bit széles busz egyes bitjei bemenetek vagy kimenetek legyenek. Logikai 1 esetén az adott vezeték bemenetként funkcionál, míg 0 esetén kimenetként. A 4 byte-os memória íráshoz a Xil_Out32 makrót használtuk. Ezeket a 4., 6. és 8. sorok írják le.

A számlálóhoz egyszerűen egy általunk deklarált változó értékét léptettük egy végtelen ciklusban, kb. másodpercenként. Azt, hogy a processzoros rendszeren mikor telik el kb. egy másodperc, egy másik számláló léptetésével értük el. Ezt a számlálót a processzoros rendszer órajelének frekvenciájához igazítottuk először (kb. 660 MHz). Nyilván ez csak akkor lenne egy értelmes megoldás, ha a számlálást végrehajtó kódrészlet mindig egy órajel periódus alatt befejeződne. De esetünkben, egy while ciklus és a ciklus mag végrehajtása több órajelet vesz igénybe, plusz még az esetleges Cache memória is beleszólhat a végrehajtási időbe. Ezért a számlálót sokkal kisebb ideig léptettük: XPAR_PS7_CORTEXA9_0_CPU_CLK_FREQ_HZ/20, ezt a 20. sor írja le.

1.3. ChipScope hullámformák

1.3.1. AXI4 Lite írási buszciklus

A kód futtatása során kipróbáltuk a GPIO_LED-re illesztett logikai analizátort, amellyel megvizsgáltunk egy AXI írás és egy olvasás transzferet. Az írás hullámformája az 1.3. ábrán látható.




1.3. Ábra – Egy AXI írási ciklus hullámformája a logikai analizátorban

Ehhez a logikai analizátort AXI interfész monitorozására kellett beállítani a Block Design-ban. Az íráshoz 3 csatorna áll rendelkezésre az AXI-ban: AW (write address), W (write data) és B (write response). Mindegyik csatornán a Master és a Slave handshake-vel jelezve cserél információt (xVALID és xREADY). Tehát pl. az AW csatornán a Master interfész kirakja az írási címet és jelez a Slave interfésznek (AWVALID-ot 1-be húzza), hogy a cím buszon érvényes cím van. A Slave ezt látja, és nyugtázza ezt az AWREADY 1-be húzásával és amikor e két jel logikai 1 értékű, akkor formálisan megtörténik az adatátvitel, azaz jelen esetben a Slave letárolja az írási címet.

Az előbb említett eseményhez a handshake jeleket kellett megfigyelnünk a logikai analizátorban és a trigger esemény a két jel együttes logikai 1 értéke lett. A triggerpozíció alpból a mintaablak közepére lett beállítva, így az előtte megkezdett eseményeket is láttuk, valamint az utána zajló írást és írás választ is.

1.3.2. AXI4 Lite olvasási buszciklus



1.4. Ábra – Egy AXI olvasási ciklus hullámformája a logikai analizátorban

Az olvasási ciklust hasonlóképpen tudtuk megfigyelni, de alpból nem volt szükség a GPIO_LED értékének visszaolva-

sására, ezért a kódba egy dummy olvasást írtunk bele (lásd 24. sor), hogy a logikai analizátor el tudjon kapni egy olvasást. A kapott hullámformát az [1.4.](#) ábra mutatja.


Ez esetben is hasonló trigger feltételt fogalmztunk meg, de most az AR csatorna handshake jeleire. Egyébként, egy olvasást az SDK XSCL Console alkalmazásával is generálni tudtunk volna.

2. fejezet

DMA vezérlő megvalósítása és tesztelése

A második labor alkalmával az első alkalommal létrehozott rendszert bővítettük ki, méghozzá egy DMA vezérlővel és egy, vele kommunikáló FIFO-val. A DMA vezérlő illesztéséhez kibővítettük a meglévő Interconnect-ünket egy újabb Master IF-szel, amelyre a DMA konfigurációs regiszter IF-szét kötöttük. Továbbá, a PS-en bekapcsoltunk egy Slave IF-et, hogy ezen keresztül a DMA belélesson az arm-os alrendszer rendszermemóriájába. Mivel egyetlen Slave IF-et engedélyeztünk a PS-en, így a DMA-t csak egy újabb, két Slave-es egy Master-es Interconnect segítségével tudtuk rákötni a PS-re.

2.1. A rendszer blokkvázlata



2.1. Ábra – A Block Design-ban összeállított rendszer blokkdiagramja

Cell	Slave Interface	Base Name	Offset Address	Range	High Address
processing_system7_0					
Data (32 address bits : 0x40000000 [1G])					
axi_dma_0	S_AXI_LITE	Reg	0x4040_0000	64K	0x4040_FFFF
axi_gpio_btn	S_AXI	Reg	0x4120_0000	64K	0x4120_FFFF
axi_gpio_led	S_AXI	Reg	0x4121_0000	64K	0x4121_FFFF
axi_gpio_sw	S_AXI	Reg	0x4122_0000	64K	0x4122_FFFF
axi_dma_0					
Data_MM2S (32 address bits : 4G)					
processing_system7_0	S_AXI_HPO	HP0_DDR_LOWOCM	0x0000_0000	512M	0x1FFF_FFFF
Data_S2MM (32 address bits : 4G)					
processing_system7_0	S_AXI_HPO	HP0_DDR_LOWOCM	0x0000_0000	512M	0x1FFF_FFFF

2.2. Ábra – Az összeállított rendszer memóriatérképe

2.2. A DMA vezérlő regiszterei

Az alábbi táblázatban összegyűjtöttük a DMA vezérlő „Direct Register Mode”-ban használható regiszterek térképét.

Offset	Név	Leírás
0x00	MM2S_DMACR	MM2S csatornát vezérlő regiszter
0x04	MM2S_DMASR	MM2S csatorna állapotát leíró regiszter
0x18	MM2S_SA	A forrás 32 bites címe: megadja, hogy a DMA melyik memória rekeszt olvassa ki és írja bele a perifériába
0x1C	MM2S_SA_MSB	64 bites forrás cím esetén a felső 32 bit
0x28	MM2S_LENGTH	A DMA-ban lévő buffer méretét tárolja byte-okban, amely a rendszermemóriából beolvasott adatok átmeneti tárolására szolgál
0x30	S2MM_DMACR	S2MM csatornát vezérlő regiszter
0x34	S2MM_DMASR	S2MM csatorna állapotát leíró regiszter
0x48	S2MM_DA	A nyelő 32 bites címe: kijelöli, hogy a DMA melyik memóriacímre írja be az adatot a rendszermemóriában, amit átvett a perifériától
0x4C	S2MM_DA_MSB	64 bites címzés esetén a nyelő címének felső 32 bitjét tároló regiszter
0x58	S2MM_LENGTH	A DMA-ban lévő buffer mérete byte-okban, amely a perifériától átvett adatok átmeneti tárolására szolgál

2.1. Táblázat – A DMA vezérlő regisztertérképe „Direct Register Mode” esetén

A két csatornát vezérlő regiszterek segítségével lehet például globálisan engedélyezni a DMA modult (*_DMACR[0]), esetleg reset-elni (*_DMACR[2]) és különböző megszakítással kapcsolatos funkciót engedélyezni, vagy tiltani.

A státusz regiszterek jobbra csak olvasható biteket tartalmaznak, melyek a DMA modul és a csatorna állapotát adják vissza olvasás esetén (*_DMASR[1:0]). Továbbá, tartalmaznak még olyan biteket is, amelyek a hibás és kivételes állapotok bekövetkezését tükrözik, olvasás esetén.

A *_LENGTH regiszterek a DMA-ban megvalósított bufferek méreteit tartalmazzák, byte-os egységekben. A regiszter 32 bites, de kizárólag az alsó 23 bit írható ebből, azaz legfeljebb 8 MB-os lehet egy buffer.

A forráscímet a MM2s_SA (a DMA melyik rendszer memóriabeli címről olvasson ki adatot), valamint a nyelő címét a S2MM_DA (a DMA melyik memóriacímre írja be a perifériától átvett adatot) regiszterek tartalmazzák. 32 bites címzés esetén ezek elegendőek, míg 64 bitesre konfigurálva a DMA-t, használhatók még a _SA_MSB és a _DA_MSB regiszterek.

2.3. C kód

A DMA teszteléséhez az xaxidma_example_simple_poll.c példaprogramot használtuk, amelyet a 2.1. kódrészlet mutat be. A DMA két adatbuffere BRAM-ban került megvalósításra az FPGA-ban, báziscímeit a 27-es és 28-as sorok írják le. Ezek lettek leképezve a rendszer memóriatartományába.

2.1. Kód – A rendszeren futtatott C program a DMA vezérlő tesztelésére

```
1 #include "xaxidma.h"
2 #include "xparameters.h"
3 #include "xdebug.h"
4
5
6 #define DMA_DEV_ID          XPAR_AXIDMA_0_DEVICE_ID // A DMA azonosítója
7
8 #ifndef XPAR_AXI_7SDDR_0_S_AXI_BASEADDR
9 #define DDR_BASE_ADDR      XPAR_AXI_7SDDR_0_S_AXI_BASEADDR
10 #elif XPAR_MIG7SERIES_0_BASEADDR
11 #define DDR_BASE_ADDR      XPAR_MIG7SERIES_0_BASEADDR
12 #elif XPAR_MIG_0_BASEADDR
13 #define DDR_BASE_ADDR      XPAR_MIG_0_BASEADDR
14 #elif XPAR_PSU_DDR_0_S_AXI_BASEADDR
15 #define DDR_BASE_ADDR      XPAR_PSU_DDR_0_S_AXI_BASEADDR
16 #endif
17
18 #ifndef DDR_BASE_ADDR // A DDR memóriavezérlő memóriacíme
19 #warning CHECK FOR THE VALID DDR ADDRESS IN XPARAMETERS.H, \
20          DEFAULT SET TO 0x01000000
21 #define MEM_BASE_ADDR      0x01000000
22 #else
23 #define MEM_BASE_ADDR      (DDR_BASE_ADDR + 0x1000000) // A rendszermemória báziscíme
24 #endif
25
26 // A DMA bufferjeinek memóriacíme/tartománya
27 #define TX_BUFFER_BASE      (MEM_BASE_ADDR + 0x00100000)
28 #define RX_BUFFER_BASE      (MEM_BASE_ADDR + 0x00300000)
29 #define RX_BUFFER_HIGH      (MEM_BASE_ADDR + 0x004FFFFFF)
30
31
32 #define MAX_PKT_LEN         0x100 // 1 DMA átvitel nagysága bajtokban
33
34 #define TEST_START_VALUE    0xC // A DMA TX bufferjének tartalma a teszt elején
35
36 #define NUMBER_OF_TRANSFERS 10 // Ennyiszor DMA-zunk, 1 DMA-zas = mindket irányba
37
38
39 // Függvény deklarációk
40 int XAxiDma_SimplePollExample(u16 DeviceId);
41 static int CheckData(void);
42
43 // A DMA-t leíró változó
44 XAxiDma AxiDma;
45
46 int main()
47 {
48     int Status;
49     Status = XAxiDma_SimplePollExample(DMA_DEV_ID); // Polling-ban beszélgetünk a DMA-val
50
51     if (Status != XST_SUCCESS) {return XST_FAILURE; }
52     return XST_SUCCESS;
53 }
54
55 int XAxiDma_SimplePollExample(u16 DeviceId)
56 {
57     XAxiDma_Config *CfgPtr; // A DMA konfigurációra mutató cím
58     int Status;
59     int Tries = NUMBER_OF_TRANSFERS; // DMA-zások száma
60     int Index;
61     u8 *TxBufferPtr; // Tx buffer a DMA-ban, a Device=FIFO fele menő adatok bufferelésére
62     u8 *RxBufferPtr; // Rx buffer a DMA-ban, a Device=FIFO-ból jövő adatok bufferelésére
63     u8 Value;
64
65     TxBufferPtr = (u8 *)TX_BUFFER_BASE ;
66     RxBufferPtr = (u8 *)RX_BUFFER_BASE;
67
68
69     CfgPtr = XAxiDma_LookupConfig(DeviceId);
70     if (!CfgPtr) {
71         return XST_FAILURE; // Nem talált konfigurációt az eszköz azonosító alapján
72     }
73
74     Status = XAxiDma_CfgInitialize(&AxiDma, CfgPtr);
75     if (Status != XST_SUCCESS) {
76         return XST_FAILURE; // Nem tudta inicializálni a DMA-t a konfiguráció alapján
77     }
78
79     if (XAxiDma_HasSg(&AxiDma)) {
80         return XST_FAILURE; // Scatter-gather-re lett konfigurálva a DMA
81     }
82
83     // Az interrupt-okat a két csatornára/irányra kikapcsoljuk, mert polling-ban használjuk a DMA-t
84     XAxiDma_IntrDisable(&AxiDma, XAXIDMA_IRQ_ALL_MASK, XAXIDMA_DEVICE_TO_DMA);
85     XAxiDma_IntrDisable(&AxiDma, XAXIDMA_IRQ_ALL_MASK, XAXIDMA_DMA_TO_DEVICE);
86
87     Value = TEST_START_VALUE;
88
89     // TxBuffer bajtjait feltöltjük a kezdeti értékkel
90     for (Index = 0; Index < MAX_PKT_LEN; Index++) {
91         TxBufferPtr[Index] = Value;
92         Value = (Value + 1) & 0xFF;
93     }
94
95     /* Flush the SrcBuffer before the DMA transfer, in case the Data Cache
96     * is enabled
97     */
98     Xil_DCacheFlushRange((UINTPTR)TxBufferPtr, MAX_PKT_LEN);
99 #ifdef __arch64__
100     Xil_DCacheFlushRange((UINTPTR)RxBufferPtr, MAX_PKT_LEN);
101 #endif
102
103     // DMA-zunk 'Tries'-szor
104     for (Index = 0; Index < Tries; Index++) {
105         // S2MM irány, RxBuffer-be beolvasunk a FIFO-ból
```

```

106     Status = XAxiDma_SimpleTransfer(&AxiDma, (UINTPTR) RxBufferPtr, MAX_PKT_LEN, XAXIDMA_DEVICE_TO_DMA);
107
108     if (Status != XST_SUCCESS) {
109         return XST_FAILURE;
110     }
111     // MM2S irány, TxBuffer tartalmat kiküldjük a FIFO-nak
112     Status = XAxiDma_SimpleTransfer(&AxiDma, (UINTPTR) TxBufferPtr, MAX_PKT_LEN, XAXIDMA_DMA_TO_DEVICE);
113
114     if (Status != XST_SUCCESS) {
115         return XST_FAILURE;
116     }
117
118     // Polling-olunk
119     while ((XAxiDma_Busy(&AxiDma, XAXIDMA_DEVICE_TO_DMA)) || (XAxiDma_Busy(&AxiDma, XAXIDMA_DMA_TO_DEVICE))) {}
120
121     /*
122     Status = CheckData();
123     if (Status != XST_SUCCESS) {
124         return XST_FAILURE;
125     }
126     */
127     return XST_SUCCESS;
128 }
129
130 static int CheckData(void) // A DMA-ba beolvasott adatot ellenorizzuk a kiindulasi adatokkal
131 {
132     u8 *RxPacket;
133     int Index = 0;
134     u8 Value;
135
136     RxPacket = (u8 *) RX_BUFFER_BASE;
137     Value = TEST_START_VALUE;
138
139     /* Invalidate the DestBuffer before receiving the data, in case the
140     * Data Cache is enabled
141     */
142 #ifndef __aarch64__
143     Xi1_DCacheInvalidateRange((UINTPTR) RxPacket, MAX_PKT_LEN);
144 #endif
145
146     for (Index = 0; Index < MAX_PKT_LEN; Index++) {
147         if (RxPacket[Index] != Value) {
148             return XST_FAILURE;
149         }
150         Value = (Value + 1) & 0xFF;
151     }
152
153     return XST_SUCCESS;
154 }


```

A DMA transzferek során mindig először a S2MM irány, azaz FIFO → DMA irány kerül felprogramozásra. Mert így az adat terjedése szempontjából később elhelyezkedő blokkok kerülnek először felprogramozásra, így készen állnak adat fogadására az előző blokkból.

2.4. Átvitel vizsgálata ChipScope-pal

2.4.1. MM2S irány vizsgálata egyetlen 128 byte-os átvitel esetén

Az MM2S irányt a 2.3. ábra mutatja be. Látható, hogy először a DMA kiolvassa a memóriából az adatot (AR és R csatornák), majd továbbítja azokat a FIFO-nak (AXIS_MM2S). A teljes buszciklus kb. 59 órajel vesz igénybe, ebből a hasznos órajelk száma 32, így a busz kihasználtsága csupán 54 %.




2.3. Ábra – DMA adatmozgatás memóriából FIFO-ba

A 128 byte átvitele két burst-ben történik, ez a két RLAST pulzusból látható, valamint a DMA beállításánál 16 hosszú burst-öt írtunk elő. A címzés és a tényleges adatátvitel közötti késleltetés órajelben számolva nagyjából 27, mert a tranzakciónak egy Interconnect-en is át kell esnie. Ha a DMA-t közvetlenül AXI HP-n a PS-be kötnénk, akkor csökkenthető lenne a késleltetés. Az AXI4 és az AXI4 Stream buszok közötti késleltetés 4 órajelperiódusnyi, amelyet a két buszrendszer (AXI és Stream) közötti konverzió okozza.

2.4.2. S2MM irány vizsgálata egyetlen 128 byte-os átvitel esetén


Az S2MM irányt a 2.4. ábra mutatja be. Nem tapasztaltunk lényeges eltérést az MM2S irányhoz képest. A DMA először beolvassa a FIFO tartalmát, majd AXI írási ciklusokat indít a PS felé, az AW és W csatornák segítségével.



2.4. Ábra – DMA adatmozgatás FIFO-ból memóriába


2.4.3. MM2S irány vizsgálata több 128 byte-os átvitel esetén

Több 128 byte-os átvitelt mutat az a 2.5. ábra. A ChipScope-ban a triggerpozíciót a mintatár elejére kellett állítanunk, hogy beleérjen két FIFO írás a logikai analizátor mintatárába.



2.5. Ábra – Két egymást követő adatmozgatás memóriából FIFO-ba

Nagyjából 788 órajel telik el egy DMA befejezése és a következő DMA átvitel megkezdése között. Ezt úgy tudtuk csökkenteni, hogy kivettük a data_check() ellenőrzést a kódból, valamint a fordítónak megmondtuk, hogy Release módban fordítson. Ennek az eredményét a 2.6. ábra mutatja.




2.6. Ábra – Egymást követő adatmozgatások memóriából FIFO-ba, csökkentve az „üres” órajel periódusok számát

További csökkentési lehetőség lett volna még a Cache memória kikapcsolása az A9-es alrendszerben.

2.4.4. S2MM irány vizsgálata több 128 byte-os átvitel esetén


Több 128 byte-os átvitelt mutat az a 2.7. ábra. Nem tapasztaltunk lényeges különbséget az MM2S irányhoz képest.



2.7. Ábra – Két egymást követő adatmozgatás FIFO-ból memóriába

2.4.5. MM2S irány egyetlen 1024 byte-os blokk („packet”) átvitele során

Utolsó feladatként egy 1024 byte-os blokk átvitelét vizsgáltuk meg. A kódban a 32-es sort kellett átírni 0x100-ra, ezzel mondtuk meg a DMA-nak, hogy egy 1024 byte-os blokkot szeretnénk átvinni.



2.8. Ábra – Egy nagyobb, 1024 byte-os blokk mozgatása memóriából FIFO-ba

Mivel a DMA 16 hosszú burst-re lett konfigurálva, így csak 4 burst alatt tudta az 1024 byte-ot átvinni (1 burst az 16 szó, amely 64 byte, valamint az 1024 byte az 256 szónak felelt meg). A 2.8. ábrán észrevehető, hogy 4 Outstanding olvasási tranzakciót küld ki és erre a ChipScope AXI protokoll figyelője hibát jelez, mert az legfeljebb csak 2 Outstanding tranzakcióra lett alapból beállítva, ahogy az a 2.9. ábrán látszik.

Component Name system_ila_0

To configure more than 64 probe ports use Vivado Tcl Console

General Options **Interface Options**

Configuration for Slot SLOTO

Interface Type xilinx.com:interface:aximm:rtl:1.0

Auto AXI-MM ID Width AUTO

Auto AXI-MM Data Width AUTO

Auto AXI-MM Address Width AUTO

Enable AXI-MMStream Protocol Checker

Enable Transaction Tracking Counters

Number Of Outstanding Read Transactions 2

Number Of Outstanding Write Transactions 2

Data and/or Trigger configuration for AXI-MM Interface channel

Read Address	Read Data	Write Address	Write Data	Write Response
<input checked="" type="checkbox"/>				
<input checked="" type="checkbox"/>				

Read Address Channel and, anvalid and aready signals are configured as Data & Trigger

2.9. Ábra – A 2.8. ábrán látható OVERFLOW error magyarázata: SLOTO a System ILA-n 2-es Outstanding Transactions-re van beálltva


3. fejezet

Audio interfész (I2S) megvalósítása

A harmadik alkalommal egy Slave I2S interfészt kellett megvalósítanunk, amellyel az Audio CODEC által mintavételezett adatokat tudtuk párhuzamosítani. Ehhez egy egyszerű léptetőregisztert használtunk, néhány éldetektort és metastabilszűrőket. A metastabilszűrők (sorba kötött D flip-flop-ok) azért kellett, mert az FPGA logikája és a CODEC logikája két eltérő órajeltartományban helyezkedtek el, amelyek aszinkronnak tekinthetők, hiszen sem fázisban sem frekvenciában nem volt kapcsolat közöttük. Így az onnét érkező LRCLK és BCLK jeleket először az FPGA órajeltartományára kellett szinkronizálni, máskülönben egy aszinkron módon érkező jelváltozás (az apertúra időben) tönkretehetette volna a fogadó oldali flop-okat.

3.1. Right justified I2S átvitel hullámformája

A 3.1. ábrán látható az I2S időzítési diagramja. Látható, hogy az Audio CODEC master üzemmódban használva az adatot a BCLK lefutóéleire adja ki és az LRCLK egyetlen periódusa alatt mindkét csatorna adata átvitelre kerül.



3.1. Ábra – I2S időzítési diagramja Right justified üzemmód esetén

Az LRCLK egyenlő a mintavételi frekvenciával. Azért Right justified módban használtuk az Audio CODEC-et, mivel így elegendő volt egyetlen 24 bites léptető regisztert definiálni az adatok soros párhuzamos átalakítására, hiszen egy csatorna 24 bitje szépen előáll a LRCLK élváltások után. Persze, az interfész mindig 32 bitet küld ki mindegyik csatornára, de az először küldött 8 dummy bit kiléptetésre kerül a léptetőregiszterből. Nekünk gyakorlatilag csak az LRCLK-n előforduló jelváltásokat kellett figyelniük, valamint a BCLK felfutóélét, hiszen ekkor már biztosan stabilizálódott a CODEC által küldött bit.

3.2. A megvalósított modul HDL kódja

```
1 library ieee ;
2 use ieee.std_logic_1164.all ;
3 use ieee.numeric_std.all ;
4
5 -----
6 entity i2s is
7   port (
8     clk      : in  std_logic;
9     rst      : in  std_logic;          -- Active LOW
10
11     en       : in  std_logic;          -- Enable from PS
12
13     adc_data : out std_logic_vector(23 downto 0); --
14     adc_valid_l : out std_logic;          -- Signals to Block Design
15     adc_valid_r : out std_logic;          --
16
17     lrclk    : in  std_logic;          --
18     bclk     : in  std_logic;          -- Signals from Audio CODEC
19     sdi      : in  std_logic          --
20   );
21 end entity i2s;
22
23 -----
24
25 architecture rtl of i2s is
26
27   signal shr      : std_logic_vector(23 downto 0); -- Shift register
28
29   signal re_on_bclk : std_logic;          -- Rising edge
30
31   signal re_on_lrclk : std_logic;        -- Rising edge
32   signal fe_on_lrclk : std_logic;        -- Falling edge
33
34   signal sync_bclk : std_logic_vector(2 downto 0);
35   signal sync_lrclk : std_logic_vector(2 downto 0);
36
37 begin
38
39   -----
40   -- Shift register
41   process(clk) is
42   begin
43
44     if(rising_edge(clk)) then
45
46
47       -- If there was a rising edge and it is enabled, because data is changing at falling-edge on 'sdi'
48       if(re_on_bclk='1') then
49         shr <= std_logic_vector(shr(22 downto 0) & sdi);
50       end if;
51
52     end if;
53
54   end process;
55
56   -----
57   adc_data <= shr;          -- Driving output directly from shiftregister
58
59   -- R channel is valid when it is enabled,
60   -- When there was a rising edge on LRCLK and the double flop on the LRCLK has settled to '1'
61   adc_valid_r <= '1' when (sync_lrclk(1) = '1') and (re_on_lrclk = '1') and (en = '1') else '0';
62
63
64   -- Same here,
65   -- but L channel is valid when there was a respective falling-edge and the synchronizer chain is settled to '0'
66   adc_valid_l <= '1' when (sync_lrclk(1) = '0') and (fe_on_lrclk = '1') and (en = '1') else '0';
67
68   -----
69   -- BCLK
70   process(clk) is
71   begin
72     if(rst = '0') then
73       sync_bclk <= B"000";
74
75     elsif(rising_edge(clk)) then
76       sync_bclk(0) <= bclk;          --
77       sync_bclk(1) <= sync_bclk(0); -- Double flopping
78       sync_bclk(2) <= sync_bclk(1);
79
80     end if;
81   end process;
82
83   re_on_bclk <= not(sync_bclk(2)) and sync_bclk(1); -- Rising-edge detector
84
85   -----
86   -- LRCLK
87   process(clk) is
88   begin
89     if(rst = '0') then
90       sync_lrclk <= B"000";
91
92     elsif(rising_edge(clk)) then
93       sync_lrclk(0) <= lrclk;          --
94       sync_lrclk(1) <= sync_lrclk(0); -- Double flopping
95       sync_lrclk(2) <= sync_lrclk(1);
96
97     end if;
98   end process;
99
100   fe_on_lrclk <= sync_lrclk(2) and not(sync_lrclk(1)); -- Rising-edge detector
101   re_on_lrclk <= not(sync_lrclk(2)) and sync_lrclk(1); -- Rising-edge detector
102
103 end architecture rtl;
```

3.3. A testbench HDL kódja

```
library ieee
;
library std
;
library work
;
-----
use std.env.all
;
use ieee.numeric_std.all
;
use ieee.std_logic_1164.all
;
-----
entity i2s_tb is
end entity;
-----
architecture bhv of i2s_tb is

constant clk_per_c:      time      := 10 ns           ; -- System clock: 100 MHz
constant lrclk_per_c:   time      := 1e6 ns / 96      ; -- LRCLK = fsamp = for simulation purposes set to 96 kHz
constant bclk_per_c:    time      := lrclk_per_c / 64 ; -- On one LRCLK the two channels data will be sent out: (1) 32 L-bits (0) 32 R-bits

signal tb_clk:          std_logic := '0';
signal tb_rstn:        std_logic := '1';

signal tb_en:          std_logic := '0';
signal tb_adc_data:    std_logic_vector(23 downto 0);
signal tb_adc_valid_l: std_logic;
signal tb_adc_valid_r: std_logic;
signal tb_lrclk:       std_logic := '0';
signal tb_bclk:        std_logic := '0';
signal tb_sdi:         std_logic := '0';

signal data:           std_logic_vector(63 downto 0);
signal ldata:          std_logic_vector(31 downto 0) := X"00121212";
signal rdata:          std_logic_vector(31 downto 0) := X"00323232";

begin

clk_gen:      process is begin wait for clk_per_c/2; tb_clk <= not tb_clk; end process;
lrclk_gen:    process is begin wait for lrclk_per_c/2; tb_lrclk <= not tb_lrclk; end process;

-----
bclk_gen:     process is
variable i : integer := 0;
begin
wait on tb_lrclk; -- Generating the bclk clock synchronized to the lrclk

-----
i := 0;
loop
if i < 64 then
wait for bclk_per_c/2; tb_bclk <= not tb_bclk;
i := i + 1;
else
exit;
end if;
end loop;
end process;

-----
rstn_gen:     process is begin
-----
wait for 1 ns;
tb_rstn <= '0';
-----
-- Reset
-----
wait for 1 ns;
tb_rstn <= '1';
-----
-----
wait until rising_edge(tb_clk);
-----
tb_en <= '1';
-----
-- Enabling 'en'
-----
wait for 500 us;
-----
-----
wait until rising_edge(tb_clk);
-----
tb_en <= '0';
-----
-- Disabling 'en'
-----
wait for 500 us;
-----
-----
stop;
end process;

-----
process(tb_bclk, tb_rstn) is
begin
if(tb_rstn='0') then
data <= std_logic_vector(rdata & ldata);

elsif(falling_edge(tb_bclk)) then
data <= std_logic_vector(data(62 downto 0) & data(63)); -- 'sdi' is driven on falling edge !!!
end if;
end process;

tb_sdi <= data(63);
-----
-- Driving the test data pattern

L_DUT: entity work.i2s(rtl)
port map(
clk => tb_clk,
rst => tb_rstn,
en => tb_en,
adc_data => tb_adc_data,
adc_valid_l => tb_adc_valid_l,
adc_valid_r => tb_adc_valid_r,
lrclk => tb_lrclk,
bclk => tb_bclk,
sdi => tb_sdi
);
end architecture;
```

3.4. Szimulációs hullámforma

A HDL alapú lineáris testbench szimulációjához a Mentor Graphics cég QuestaSim 10.4e szimulátorát használtuk az alábbi TCL szkript segítségével.

```
if [file exists "work"] {vdel -all}
vlib work


# Compile RTL
vcom -93 -work work i2s.vhd
# Compile TB
vcom -2008 -work work i2s_tb.vhd

# Optimize TB
vopt i2s_tb -o i2s_tb_opt +acc

# Simulate TB
vsim i2s_tb_opt

# Misc.
set NoQuitOnFinish 1
onbreak {resume}
log /* -r
run -all
```


A 3.2. ábrán látható a megvalósított I2S Slave interfész viselkedésének hullámformája. A hullámformán megfigyelhető, hogy az **en** bemenet 0-ba húzása után leáll a két csatorna érvényességét jelző kimeneti jelek billegtetése.



3.2. Ábra – Az I2S interfész hullámformája, szemléltetve az **en** bemenet hatását


Az **ldata** és **rdata** tesztadatok, amelyek a **data** jelben kerültek egymáshoz illesztésre. E 64 bites jel sorosításával modelleztük az audio CODEC **sdin** portját.

A 3.3. ábrán pedig a Right justified üzemmód már említett előnyét ábrázoltuk. Az első kurzornál látható az **adc_valid_r** pulzus megjelenésekor, az **adc_data** már a megfelelő 24 bites értéket tartalmazta.



3.3. Ábra – A Right justified üzemmód viselkedésének szimulációja

A viselkedésről készítettünk egy közelebbi képet is, amely a 3.4. ábrán szerepel. Észrevehető, hogy a helyes 24 bites adat jelenik meg, az utolsó **bclk** felfutó élét követő 2 órajel periódussal, az **adc_data** kimeneten.




3.4. Ábra – A 3.3. ábra közelebről

4. fejezet

Audió CODEC interfész

A negyedik alkalommal a blokk dizájnunk először kiegészült egy I2C konfigurációs interfésszel, amellyel a kártyán lévő Audió CODEC-et tudtuk konfigurálni, majd a 3. laboron megtervezett I2S interfészt is beépítettük a rendszerbe.

4.1. A rendszer blokkvázlata



4.1. Ábra – A Block Design-ban összeállított rendszer blokkdiagramja

Cell	Slave Interface	Base Name	Offset Address	Range	High Address
processing_system7_0					
Data (32 address bits: 0x40000000 [1G])					
axi_dma_0	S_AXI_LITE	Reg	0x4040_0000	64K	0x4040_FFFF
axi_gpio_0	S_AXI	Reg	0x4123_0000	64K	0x4123_FFFF
axi_gpio_btn	S_AXI	Reg	0x4120_0000	64K	0x4120_FFFF
axi_gpio_led	S_AXI	Reg	0x4121_0000	64K	0x4121_FFFF
axi_gpio_sw	S_AXI	Reg	0x4122_0000	64K	0x4122_FFFF
axi_iic_0	S_AXI	Reg	0x4160_0000	64K	0x4160_FFFF
axi_dma_0					
Data_MM2S (32 address bits: 4G)					
processing_system7_0_S_AXI_HPO	S_AXI_HPO	HP0_DDR_LOWOCM	0x0000_0000	512M	0x1FFF_FFFF
Data_S2MM (32 address bits: 4G)					
processing_system7_0_S_AXI_HPO	S_AXI_HPO	HP0_DDR_LOWOCM	0x0000_0000	512M	0x1FFF_FFFF

4.2. Ábra – Az összeállított rendszer memóriatérképe

4.2. Konfigurációs interfész (I2C) megvalósítása

4.2.1. CODEC MCLK órajel generálása


Az Audió CODEC Master órajelét, MCLK, egy Clocking Wizard segítségével állítottuk elő az FPGA konfigurálható logikájában, a 4.1. ábrán ez `codec_mclk[0:0]` néven szerepel. Az előbb említett órajel frekvenciáját úgy kellett meghatároz-nunk, hogy eleget tegyen az időzítési kritériumoknak, amely a 4.3. ábrán látható, valamint illeszkednie kellett a CODEC-ben lévő órajelgeneráló hálózathoz.

A cél a 96 kHz-es mintavételi frekvencia volt, tehát a 4.4. ábrán lévő f_s -nek kellett 96 kHz-nek lennie.

Table 7. Digital Timing

Parameter	Limit		Unit	Description
	t _{MIN}	t _{MAX}		
MASTER CLOCK				
t _{MP}	74	488	ns	MCLK period, 256 × f _s mode.
t _{MP}	37	244	ns	MCLK period, 512 × f _s mode.
t _{MP}	24.7	162.7	ns	MCLK period, 768 × f _s mode.
t _{MP}	18.5	122	ns	MCLK period, 1024 × f _s mode.

4.3. Ábra – Az MCLK-ra vonatkozó időzítési kritériumok



4.4. Ábra – A CODEC-ben lévő órajel és mintavételi frekvencia generáló hálózat blokkdiagramja


Ehhez a Clocking Wizard-ban $1024 \cdot f_s$ nagyságú órajelet generáltunk, amely így **98,304 MHz**-en pörgött. Erről járatunk egy számlálót, amelynek a 0. bitjét használtuk fel a `codec_mclk[0:0]` jel előállításához, és így egy $512 \cdot f_s$ frekvenciájú (**49,152 MHz**) négyszögjelet kaptunk. Ez a jel megfelelő volt, hiszen teljesítette a 18,5 ns-os időzítési követelményt. Valójában ezért kellett ezt megtennünk, hiszen az alap, Clocking Wizard-ban előállított órajel nem tudta volna teljesíteni.

Ezt az ábrán lévő MCLK bemenetre vezettük, amely a PPL-t kikerülve került rá a Clock Control Register bemenetére. Itt az $1024 \cdot f_s$ módot állítottuk be, így a kimenetén előálló Core Clock $1/2 \cdot f_s$ -re adódott. Annak érdekében, hogy a megfelelő mintavételi frekvenciát megkapjuk ebből, ahhoz még a soron következő regiszterekben az $f_s/0.5$ módokat kellett használnunk.

4.2.2. CODEC I2C interfész


Az AXI I2C interfész írási és olvasási ciklusait mutatják a 4.6. és a 4.8. ábrák. Ezeken az MSMS jel a Master/Slave Mode Select-et jelenti, azaz amikor ezt a jelet a Control Register-ben átbillentik 0-ból 1-be, akkor az interfész Master üzemmódba kapcsol és generál egy START feltételt az I2C buszon. Ha ezt a bitet visszateszik 0-ba a Control Register-en keresztül, akkor, az előbbi gondolatmenetnek megfelelően, viszont STOP feltételt fog előidézni a modul a kimenetén.

Az `_i_` és `_t` utótagok az időzítési diagram `sda` és `scl` jelein az FPGA pad-ek előtt elhelyezett tristate bufferekre utalnak, ezt szemlélteti a 4.5. ábra.



4.5. Ábra – Az I2C átvitelhez tartozó tristate bufferek

Az AXI I2C modul nem biztosított tristate buffereket, amelyek a vezeték kétirányú vezérléséhez kellettek, de az FPGA IO blokkjaiban voltak ilyenek, így azokat tudtuk használni, vagyis a Vivado szintézere tudta használni. Valamint, a lentebb lévő időzítési diagramokon jól látszódik az, hogy maga a **modul aktív alacsony** működésű, azaz, ha valamit jelezni akar a vonalakon, akkor az `sda_t` kimenetet 0-ba húzza, ezáltal képes az FPGA lábat egy ideig nullába húzni, amelyet az `sda_o` fix logikai 0-n való tartásával ér el. Amikor nincs kommunikáció az I2C csatornán, akkor a két vezetéknek logikai magasba kell kerülniük, ezt a fejlesztői kártyán lévő felhúzó ellenállások biztosítják.



4.6. Ábra – Az I2C írási ciklusának idődiagramja

A 4.6. ábrán az I2C írási ciklus kezdetét a Start feltétel és az MSMS 1-be billentése jelenti. Tehát, generál egy alacsony pulzust az `sda_t`-n. Ezután elindul a HEADER átvitele, amely a 7 bites Eszköz azonosító MSB bitjével kezdődik és az átvitel 8. bitje azt jelzi, hogy mit akar a Slave-vel csinálni a Master. Jelen esetben írni, így azt 0-ba húzza. A Slave-nek erre a következő `scl_o` periódusban reagálnia kell. Ilyenkor a Master elengedi az `sda`-t, hogy a Slave 0-ba tudja húzni, ezzel jelezvén, hogy észrevette magát. Majd ezt követően a Master bajtosával kezdi átküldeni az adatokat, ezt jelzi az XMIT_DATA állapot.


A CODEC lehetséges Eszköz azonosítóit a 4.7. ábra mutatja be. Az ábra hibás, mert valójában a Bit 0 az az MSB és így tovább. Mi a 0b0111000 címet használtuk, így az AXI I2C GPO kimenetére 0-t kellett írunk, az inicializálás során. A CODEC regisztereit 16 bites címekkel értük el.

Table 21. ADAU1761 I²C Address and Read/Write Byte Format

Bit 0	Bit 1	Bit 2	Bit 3	Bit 4	Bit 5	Bit 6	Bit 7
0	1	1	1	0	ADDR1	ADDR0	R/W

4.7. Ábra – A CODEC lehetséges eszköz azonosítói

A 4.8. ábrán az I2C olvasási hullámformát tüntettük fel. Tetszőleges címről történő olvasás esetén először el kell küldeni a Slave-nek az olvasási címet egy I2C írás formájában, majd utána lehet I2C olvasási ciklust kezdeményezni. Az olvasási ciklust ismételt Start feltétellel lehet elindítani. A RECV_DATA csomagokra a Master-nek kell reagálnia.



4.8. Ábra – Az I2C olvasási ciklusának idődiagramja

A hullámformán már csak az olvasási ciklust látjuk, kezdve a HEADER bájttal, ami az Eszköz azonosítót és hozzáférés jellegét tartalmazza. Majd ezt követően kezdi a Slave adogatni a bájtokat, amire a Masternek kell közben reagálnia.


4.3. Audió CODEC konfiguráció és ellenőrzés

4.3.1. Xilinx I2C periféria programozása

Az I2C perifériát ún. Dynamic Controller Logic Flow-ban használtuk, amely a Standard Controller Logic Flow üzemmóddhoz képest annyiban tér el, hogy nem kell egyesével végigmenni és végrehajtani az I2C ciklusokhoz szükséges lépéseket, hanem elég ha megadjuk az egyes transzferekhez tartozó alapvető adatokat (írás/olvasás és esetleg írási adat), ezt észreveszi egy FSM, és végigmegy a megfelelő utasításokon.

Ehhez a módhoz elegendő a Státusz regiszter, a Kontroll regiszter, a TX-FIFO regisztert és az RX-FIFO regisztert használni.


A TX-FIFO regiszter az I2C periféria báziscíméhez képest a 0x108-as címen érhető el és a bitkiosztását a 4.9. ábra mutatja be. Látható, hogy a TX-FIFO regiszter 32 bites, de ebből csak az alsó 10 bit használható. Az alsó 8 bit azt a bájtot



4.9. Ábra – A TX_FIFO regiszter bitkiosztása

reprezentálja, amit a periféria Masterként az Sda vonalra küld, vagy eszköz azonosító + transzfer jelleg vagy írási adat. A 8-as bit a Start feltétel generálásáért felelős, míg a 9-es pedig a Stop feltételért.

Az RX-FIFO regiszter ennél egyszerűbb, mivel az csak a fogadott bájtot tárolja az alsó 8 bitjén és a 0x10C-n érhető el, ezt tükrözi a 4.10. ábra is.



4.10. Ábra – A RX_FIFO regiszter bitkiosztása

4.3.2. CODEC regiszterek beállítása


Ahhoz, hogy a CODEC a 4.2.1. szakaszban bemutatott és meghatározott órajelen működjön, valamint az I2S interfész Right-justified üzemmódban adja ki az adatokat, a 4.1. táblázatban szereplő regiszterek értékeit kellett beállítani.

Regiszter cím	Érték	A beállított érték hatása
0x4000	0b0111	Clock Control Register, R0: $1024 \times f_c$ és a Core clock-ot engedélyezi, az órajel forrását az MCLK lábról veszi
0x4015	0b00001001	Serial Port Control 0, R15: LRPOL bitet 1-be raktuk, hogy felfutó él triggerelje a bal csatorna adatának kezdetét az LRCLK jelen
0x4016	0b00000010	Serial Port Control 1, R16: LRDEL biteket úgy állítottuk be, hogy 8 BCLK-nyi adatkésleltetés legyen az LRCLK élétől számítva
0x4017	0b00000110	Converter Control 0, R17: CONVSR-et 110-ra állítottuk, ezzel tudtuk megadni, hogy a használt mintavételezési frekvencia 96 kHz
0x40EB	0b000	DSP Sampling Rate Setting, R57: a DSPSR-t 000-ra állítottuk, hogy tudassuk a SigmaDSP maggal, hogy 96 kHz-cel mintavételezzünk
0x40F8	0b110	Serial Port Sampling Rate, R64: az SPSR itt állítottuk be, hogy a soros portot 96 kHz-cel mintavételezze


4.1. Táblázat – A mérési útmutatóban meg nem adott regiszterek beállításai

4.3.3. I2C átvitel ellenőrzése ChipScope-ban


Miután felkonfiguráltuk az I2C perifériát megvizsgáltuk az I2C ciklusokat a logikai analizátorban. Egy szabadon futó számláló segítségével vezéreltük a mintavételezést, hogy ne teljen meg felesleges adatokkal a mintatár, valamint az Sda lefutó élére triggereltük az analizátort.




4.11. Ábra – I2C írási hullámforma, trigger beállításokkal



4.12. Ábra – I2C írási hullámforma, capture beállításokkal




4.13. Ábra – I2C olvasási hullámforma, trigger beállításokkal



4.14. Ábra – I2C olvasási hullámforma, capture beállításokkal


4.3.4. I2S interfész ellenőrzése

Az I2S interfész ellenőrzéséhez generáltunk egy szinuszelet a számítógépen, amelynek 3,5-es Jack kimenetét összeköttöttük a kártya LINE IN bemenetével. Egy szimpla bal és jobb csatorna adatátvitelt mutat a 4.15. ábra.




4.15. Ábra – Az I2S interfész hullámformája, mintavételezett adatokkal

a 4.16. ábrán a logikai analizátorban a jobb csatorna adataihoz tartozó eseményeket mintavételeztük. Csak akkor vettünk mintát, ha az `adc_valid_r`-en jött egy felfutó él.



4.16. Ábra – A jobb csatorna adatainak hullámformája

Ugyanezt szemléltettük a 4.17. ábrán is, csak itt a bal csatorna adatai szerepelnek.



4.17. Ábra – A bal csatorna adatainak hullámformája

5. fejezet

I2S → AXI Stream interfész megvalósítása Vivado HLS-ben

Az ötödik alkalommal egy I2S→ AXI Stream adapter modult kellett megterveznünk, amelyhez a Vivado HLS fejlesztői környezetet használtuk. Annyi volt modul a feladata, hogy átvegye a bemeneteire kötött FIFO-kból a jobb és bal csatorna adatait, majd azokat továbbítsa sorosan egy AXI Stream interfészen keresztül a 2. fejezetben már beépített AXI Stream FIFO felé. Ott ennek a FIFO-nak az írási oldala vissza volt kötve a DMA megfelelő bemenetére, de itt viszont már a HLS blokknak kellett meghajtani az FIFO írás oldali interfészét.

5.1. Vivado HLS

A magas szintű szintézishez a fent említett adapter modult az 5.1. kóddal modelleztük.

5.1. Kód – Az illesztő modult megvalósító forráskód (fir_hw.cpp)

```
#include "iostream"
#include "fir_hw_common.h"

void fir_hw(
    ap_uint<16>      tlast_dnum ,
    din_t*         input_l ,
    din_t*         input_r ,
    out_stream_struct* res
)
{
    #pragma HLS INTERFACE axis register both port=res // Set 'res' interface type to AXI Stream
    #pragma HLS INTERFACE ap_hs port=input_r // Set port level handshakes
    #pragma HLS INTERFACE ap_hs port=input_l // Set port level handshakes
    #pragma HLS INTERFACE s_axilite port=tlast_dnum // Set 'tlast_dnum' interface type to AXI Lite
    #pragma HLS INTERFACE ap_ctrl_none port=return // Remove block level handshake signals

    //----- Internals -----
    static ap_uint<16> packet_cntr = 0;
    static ap_uint<1> l_r_indicator = 0;
    din_t l_din ;
    din_t r_din ;
    out_stream_struct dout ;
    //-----

    #ifdef DEBUG_ON
    std::cout << "packet_cntr_" << (int) (packet_cntr) << std::endl;
    #endif

    // Storing inputs to registers
    l_din = (*input_l);
    r_din = (*input_r);

    // Doing the "multiplexing" between the channels
    // Even: l_din
    // Odd: r_din
    dout.tdata = (l_r_indicator == 0) ? (l_din) : (r_din);

    // Generating 'tlast' when it is needed
    if(packet_cntr == tlast_dnum){
        dout.tlast = true;
        packet_cntr = 0;
    } else {
        dout.tlast = false;
        packet_cntr++; // Incrementing packet counter
    }

    #ifdef DEBUG_ON
    std::cout << "dout.tdata_" << (float) (dout.tdata) << std::endl;
    #endif

    // Toggling channel indicator
    l_r_indicator++;

    // Driving outputs
    (*res) = dout;
}
```

Az 5.2. kódrészlet a használt portok típusdeklarációját mutatja be.

5.2. Kód – A forráskódhoz tartozó deklarációk (fir_hw_common.h)


```
#include "ap_int.h"
#include "ap_fixed.h"

typedef ap_fixed<24, 1, AP_TRN_ZERO, AP_WRAP > din_t;
typedef ap_fixed<32, 1, AP_TRN_ZERO, AP_WRAP > dout_t;

struct out_stream_struct{
    dout_t tdata;
    bool tlast;
};
```

A szintetizált modell erőforrásigénye az 5.1. ábrán látható. Észrevehető a **Register** részen, hogy a **res** kimeneten, amely AXI Stream típusúnak lett beállítva, mind a két csatornára létrehozott egy-egy 32 bites regiszter, valamint még a **TLAST** jelzéssel összefüggő **packet_cntr** 16 bites változóból is regiszter következtetett ki a szintézer.

Továbbá, egy FSM-et is létrehozott, a hozzá tartozó regiszterezett vezérlőjelekkel, amely az előbb említett interfészt vezérelte.




5.1. Ábra – A szintetizált modell erőforrásigénye

A maradék erőforrást a Slave AXI Lite interfész megvalósítása jelentette a **tlast_dnum** változóra, ahogy az az **Instance** fülön látható.

5.2. IP beillesztése a rendszerbe

A szintetizált HLS blokkot ezután hozzárendeltük a Vivado projektünk IP Repository-jához, majd beillesztettük az eddigi rendszerünkbe, emellett még két FIFO-t használtunk az I2S modulunkból jövő adatok buffereléséhez. Az egyik logikai analízatorunkat lecseréltük egy AXI Stream típusúra, amelynek segítségével a HLS blokk kimenetén lejátszó AXI Stream protokollt tudtuk ellenőrizni. Az így kapott dizájnt az 5.2. és az 5.3. ábrák mutatják be.



5.2. Ábra – A Block Design-ban összeállított rendszer blokkdiagramja

Cell	Slave Interface	Base Name	Offset Address	Range	High Address
processing_system7_0					
Data (32 address bits : 0x40000000 [1G])					
axi_dma_0	S_AXI_LITE	Reg	0x4040_0000	64K	0x4040_FFFF
axi_gpio_0	S_AXI	Reg	0x4123_0000	64K	0x4123_FFFF
axi_gpio_btn	S_AXI	Reg	0x4120_0000	64K	0x4120_FFFF
axi_gpio_led	S_AXI	Reg	0x4121_0000	64K	0x4121_FFFF
axi_gpio_sw	S_AXI	Reg	0x4122_0000	64K	0x4122_FFFF
axi_iic_0	S_AXI	Reg	0x4160_0000	64K	0x4160_FFFF
fir_hw_0	s_axi_AXILiteS	Reg	0x43C0_0000	64K	0x43C0_FFFF
axi_dma_0					
Data_MM2S (32 address bits : 4G)					
processing_system7_0	S_AXI_HP0	HP0_DDR_LOWOCM	0x0000_0000	512M	0x1FFF_FFFF
Data_S2MM (32 address bits : 4G)					
processing_system7_0	S_AXI_HP0	HP0_DDR_LOWOCM	0x0000_0000	512M	0x1FFF_FFFF

5.3. Ábra – Az összeállított rendszer memóriatérképe

5.3. Tesztelés

A HLS blokk teszteléséhez egy egyszerű Cpp testbench-et terveztünk, amellyel az alapvető működést ellenőrizni tudtuk, ezt az 5.3. kód szemlélteti.

5.3. Kód – A testbench forráskódja (fir_hw_tb.cpp)

```
#include "iostream"

#include <cstdlib>
#include <ctime>

#include "fir_hw_common.h"

#define DEBUG_ON

extern void fir_hw(
    ap_uint<16>      tlast_dnum ,
    din_t*          input_l   ,
    din_t*          input_r   ,
    out_stream_struct* res
);

int main() {

    ap_uint<16>      tb_tlast_dnum;
    din_t           tb_ldata = 0;
    din_t           tb_rdata = 0;
    out_stream_struct tb_res ;

    // 'tlast' indicator
    tb_tlast_dnum = 32;

    // Use current time as seed for random generator
    std::srand(std::time(NULL));

    for(int i = 0; i < tb_tlast_dnum; i++){

        std::cout << "Test_[" << i << "]" << std::endl;
        std::cout << "=====" << std::endl;

        // Generate random inputs
        if(i%2 == 0){
            tb_ldata = (float)(std::rand()) / (float)(RAND_MAX+1);
        } else {
            tb_rdata = (float)(std::rand()) / (float)(RAND_MAX+1);
        }

        std::cout << "tb_ldata=_ " << (float)(tb_ldata) << std::endl;
        std::cout << "tb_rdata=_ " << (float)(tb_rdata) << std::endl;

        // Drive the random inputs to the HLS block
        fir_hw(
            tb_tlast_dnum ,
            &tb_ldata     ,
            &tb_rdata     ,
            &tb_res
        );

        std::cout << std::endl;
        std::cout << "End_test" << std::endl;
        std::cout << std::endl;
    }

    return 0;
}
```

Az 5.4. ábrán a testbench szimulációjának egy részeredménye látható. Észrevehető, hogy egyszer a jobb aztán a bal csatorna adatát rakja a kimenetre.

5.4. Kód – A Cpp testbench szimulációjának egy részlete

```
Test [0]
=====
tb_ldata = 0.426544
tb_rdata = 0
packet_cntr = 0
dout.tdata = 0.426544

End test

Test [1]
=====
tb_ldata = 0.426544
tb_rdata = 0.632446
packet_cntr = 1
dout.tdata = 0.632446

End test

Test [2]
=====
tb_ldata = 0.973053
tb_rdata = 0.632446
packet_cntr = 2
dout.tdata = 0.973053

End test
```

A HLS blokk viselkedését valós áramkörü környezetben is megvizsgáltuk, a 2.3. szakaszban használt DMA vezérlő kód felhasználásával és módosításával.

5.5. Kód – A testbench forráskódja (fir_hw_tb.cpp)

```

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91

#include "xaxidma.h"
#include "xparameters.h"
#include "xdebug.h"
#include "xgpio_1.h"
#include "xfir_hw.h"
#include "xfir_hw_hw.h"
#include "stdint.h"

#define SR 0x104
#define TX_FIFO 0x108
#define RX_FIFO 0x10C
#define GPO 0x124
#define CR 0x100
#define RX_FIFO_PIRQ 0x120

#define TX_FIFO_EMPTY 7
#define RX_FIFO_EMPTY 6
#define BB 2
#define RSTA 5
#define START 8

void i2c_init() {
    uint8_t temp;
    // GPO = 0
    Xil_Out32(XPAR_AXI_IIC_0_BASEADDR + GPO, 0);
    // RX_FIFO_PIRQ = 0x0F
    Xil_Out32(XPAR_AXI_IIC_0_BASEADDR + RX_FIFO_PIRQ, 0x0F);
    // Reset TF_FIFO
    temp = Xil_In32(XPAR_AXI_IIC_0_BASEADDR + CR);
    Xil_Out32(XPAR_AXI_IIC_0_BASEADDR + CR, (temp | 0x02));
    // Enable
    temp = Xil_In32(XPAR_AXI_IIC_0_BASEADDR + CR);
    Xil_Out32(XPAR_AXI_IIC_0_BASEADDR + CR, (temp | 0x01));
    // Remove reset
    temp = Xil_In32(XPAR_AXI_IIC_0_BASEADDR + CR);
    Xil_Out32(XPAR_AXI_IIC_0_BASEADDR + CR, (temp & ~0x02));
}

void i2c_write(int address, uint8_t data) {
    // Wait for empty/idle
    int temp;
    temp = Xil_In32(XPAR_AXI_IIC_0_BASEADDR + SR);
    while ((temp & ((1 << TX_FIFO_EMPTY) | (1 << RX_FIFO_EMPTY) | (1 << BB))) != ((1 << TX_FIFO_EMPTY) | (1 << RX_FIFO_EMPTY))) {
        temp = Xil_In32(XPAR_AXI_IIC_0_BASEADDR + SR);
    }

    int wr_data = 0x100 + 0x70;
    Xil_Out32(XPAR_AXI_IIC_0_BASEADDR + TX_FIFO, wr_data);
    Xil_Out32(XPAR_AXI_IIC_0_BASEADDR + TX_FIFO, ((address >> 8) & 0x00FF));
    Xil_Out32(XPAR_AXI_IIC_0_BASEADDR + TX_FIFO, address & 0x00FF);
    wr_data = 0x200 + data;
    Xil_Out32(XPAR_AXI_IIC_0_BASEADDR + TX_FIFO, wr_data);

    temp = Xil_In32(XPAR_AXI_IIC_0_BASEADDR + SR);
    while ((temp & (1 << TX_FIFO_EMPTY)) != (1 << TX_FIFO_EMPTY))
        temp = Xil_In32(XPAR_AXI_IIC_0_BASEADDR + SR);

    return;
}

int i2c_read(int address) {
    // Wait for empty/idle
    int temp;
    temp = Xil_In32(XPAR_AXI_IIC_0_BASEADDR + SR);
    while ((temp & ((1 << TX_FIFO_EMPTY) | (1 << RX_FIFO_EMPTY) | (1 << BB))) != ((1 << TX_FIFO_EMPTY) | (1 << RX_FIFO_EMPTY))) {
        temp = Xil_In32(XPAR_AXI_IIC_0_BASEADDR + SR);
    }

    int rd_data = 0x100 + 0x70;
    int wr_data = 0x100 + 0x71;
    Xil_Out32(XPAR_AXI_IIC_0_BASEADDR + TX_FIFO, rd_data);
    Xil_Out32(XPAR_AXI_IIC_0_BASEADDR + TX_FIFO, (address & 0xFF00) >> 8);
    Xil_Out32(XPAR_AXI_IIC_0_BASEADDR + TX_FIFO, address & 0x00FF);
    Xil_Out32(XPAR_AXI_IIC_0_BASEADDR + TX_FIFO, wr_data);
    Xil_Out32(XPAR_AXI_IIC_0_BASEADDR + TX_FIFO, 0x201);

    temp = Xil_In32(XPAR_AXI_IIC_0_BASEADDR + SR);
    while ((temp & (1 << TX_FIFO_EMPTY)) != (1 << TX_FIFO_EMPTY))
        temp = Xil_In32(XPAR_AXI_IIC_0_BASEADDR + SR);

    temp = Xil_In32(XPAR_AXI_IIC_0_BASEADDR + SR);
    while ((temp & (1 << RX_FIFO_EMPTY)) == (1 << RX_FIFO_EMPTY))
        temp = Xil_In32(XPAR_AXI_IIC_0_BASEADDR + SR);

    return Xil_In32(RX_FIFO & 0xFF);
}

#define DMA_DEV_ID XPAR_AXIDMA_0_DEVICE_ID

#ifdef XPAR_AXI_7SDDR_0_S_AXI_BASEADDR

```

```

92 #define DDR_BASE_ADDR      XPAR_AXI_7SDDR_0_S_AXI_BASEADDR
93 #elif XPAR_MIG7SERIES_0_BASEADDR
94 #define DDR_BASE_ADDR      XPAR_MIG7SERIES_0_BASEADDR
95 #elif XPAR_MIG_0_BASEADDR
96 #define DDR_BASE_ADDR      XPAR_MIG_0_BASEADDR
97 #elif XPAR_PSU_DDR_0_S_AXI_BASEADDR
98 #define DDR_BASE_ADDR      XPAR_PSU_DDR_0_S_AXI_BASEADDR
99 #endif
100
101 #ifndef DDR_BASE_ADDR
102 #warning CHECK FOR THE VALID DDR ADDRESS IN XPARAMETERS.H, \
103         DEFAULT SET TO 0x01000000
104 #define MEM_BASE_ADDR      0x01000000
105 #else
106 #define MEM_BASE_ADDR      (DDR_BASE_ADDR + 0x1000000)
107 #endif
108
109 #define TX_BUFFER_BASE      (MEM_BASE_ADDR + 0x00100000)
110 #define RX_BUFFER_BASE      (MEM_BASE_ADDR + 0x00300000)
111 #define RX_BUFFER_HIGH      (MEM_BASE_ADDR + 0x004FFFFFF)
112
113 #define MAX_PKT_LEN         0x100
114
115 #define TEST_START_VALUE    0xC
116
117 #define NUMBER_OF_TRANSFERS 10
118
119 #if (!defined(DEBUG))
120 extern void xil_printf(const char *format, ...);
121 #endif
122
123 int XAxiDma_SimplePollExample(u16 DeviceId);
124 static int CheckData(void);
125
126 XAxiDma AxiDma;
127
128 int main()
129 {
130     int temp;
131     // CODEC init
132     i2c_init();
133     i2c_write(0x4000, 0b0111 ); // Clock control register 4'b0111
134     i2c_write(0x40F9, 0x7F );
135     i2c_write(0x40FA, 0x3 );
136     i2c_write(0x4015, 0b00001001); //LRPOL = 1, Master
137     i2c_write(0x4016, 0b00000010); //LRDEL = 8 (right justified)
138     i2c_write(0x4017, 0b00000110); //fs/0.5 -> 96kHz
139     i2c_write(0x40EB, 0b000);
140     i2c_write(0x40F8, 0b110);
141     i2c_write(0x400A, 0x1 );
142     i2c_write(0x400B, 0x5 );
143     i2c_write(0x400C, 0x1 );
144     i2c_write(0x400D, 0x5 );
145     i2c_write(0x401C, 0x21 );
146     i2c_write(0x401E, 0x41 );
147     i2c_write(0x4023, 0xE7 );
148     i2c_write(0x4024, 0xE7 );
149     i2c_write(0x4025, 0xE7 );
150     i2c_write(0x4026, 0xE7 );
151     i2c_write(0x4019, 0x3 );
152     i2c_write(0x4029, 0x3 );
153     i2c_write(0x402A, 0x3 );
154     i2c_write(0x40F2, 0x1 );
155     i2c_write(0x40F3, 0x1 );
156     i2c_write(0x40FA, 0x3 );
157
158     // Enable I2S
159     Xil_Out32(XPAR_AXI_GPIO_0_BASEADDR + 0x04, 0);
160     Xil_Out32(XPAR_AXI_GPIO_0_BASEADDR, 1);
161     // Set tlast_dnum in fir_hw HLS
162     Xil_Out32(XPAR_FIR_HW_0_S_AXI_AXILITES_BASEADDR + XFIR_HW_AXILITES_ADDR_TLAST_DNUM_V_DATA, 31);
163
164     int Status;
165
166     xil_printf("\r\n---_Entering_main()_---\r\n");
167
168     /* Run the poll example for simple transfer */
169     Status = XAxiDma_SimplePollExample(DMA_DEV_ID);
170
171     if (Status != XST_SUCCESS) {
172         xil_printf("XAxiDma_SimplePoll_Example_Failed\r\n");
173         return XST_FAILURE;
174     }
175
176     xil_printf("Successfully_ran_XAxiDma_SimplePoll_Example\r\n");
177
178     xil_printf("---_Exiting_main()_---\r\n");
179
180     return XST_SUCCESS;
181 }
182
183
184 int XAxiDma_SimplePollExample(u16 DeviceId)
185 {
186     XAxiDma_Config *CfgPtr;
187     int Status;
188     int Tries = NUMBER_OF_TRANSFERS;

```




```

189     int Index;
190     u8 *TxBufferPtr;
191     u8 *RxBufferPtr;
192     u8 Value;
193
194     TxBufferPtr = (u8 *)TX_BUFFER_BASE ;
195     RxBufferPtr = (u8 *)RX_BUFFER_BASE;
196
197     /* Initialize the XAxiDma device.
198     */
199     CfgPtr = XAxiDma_LookupConfig(DeviceId);
200     if (!CfgPtr) {
201         xil_printf("No_config_found_for_%d\r\n", DeviceId);
202         return XST_FAILURE;
203     }
204
205     Status = XAxiDma_CfgInitialize(&AxiDma, CfgPtr);
206     if (Status != XST_SUCCESS) {
207         xil_printf("Initialization_failed_%d\r\n", Status);
208         return XST_FAILURE;
209     }
210
211     if (XAxiDma_HasSg(&AxiDma)) {
212         xil_printf("Device_configured_as_SG_mode_\r\n");
213         return XST_FAILURE;
214     }
215
216     /* Disable interrupts, we use polling mode
217     */
218     XAxiDma_IntrDisable(&AxiDma, XAXIDMA_IRQ_ALL_MASK,
219                        XAXIDMA_DEVICE_TO_DMA);
220     XAxiDma_IntrDisable(&AxiDma, XAXIDMA_IRQ_ALL_MASK,
221                        XAXIDMA_DMA_TO_DEVICE);
222
223     Value = TEST_START_VALUE;
224
225     for(Index = 0; Index < MAX_PKT_LEN; Index++) {
226         TxBufferPtr[Index] = Value;
227
228         Value = (Value + 1) & 0xFF;
229     }
230     /* Flush the SrcBuffer before the DMA transfer, in case the Data Cache
231     * is enabled
232     */
233     Xil_DCacheFlushRange((UINTPTR)TxBufferPtr, MAX_PKT_LEN);
234 #ifdef __aarch64__
235     Xil_DCacheFlushRange((UINTPTR)RxBufferPtr, MAX_PKT_LEN);
236 #endif
237
238     while (1) {
239         Status = XAxiDma_SimpleTransfer(&AxiDma, (UINTPTR) RxBufferPtr,
240                                       MAX_PKT_LEN, XAXIDMA_DEVICE_TO_DMA);
241
242         if (Status != XST_SUCCESS) {
243             return XST_FAILURE;
244         }
245
246         Status = XAxiDma_SimpleTransfer(&AxiDma, (UINTPTR) TxBufferPtr,
247                                       MAX_PKT_LEN, XAXIDMA_DMA_TO_DEVICE);
248
249         if (Status != XST_SUCCESS) {
250             return XST_FAILURE;
251         }
252
253         while ((XAxiDma_Busy(&AxiDma, XAXIDMA_DEVICE_TO_DMA) ||
254                (XAxiDma_Busy(&AxiDma, XAXIDMA_DMA_TO_DEVICE))) {
255
256         }
257     }
258
259     return XST_SUCCESS;
260 }

```


Tehát a 2.3. szakaszban használt kódhoz hozzáadtuk a 4. fejezetben használt kódot, ez látszik a 130-as sortól kezdődően. Majd a 162-es sorban beírtuk a HLS blokkunk AXI Lite interfészén a **tlast_dnum** értékét. Az ezt követő részek a DMA vezérlésével voltak kapcsolatosak. A 238-as sorban lecsereltük a for ciklus-t, amely előre megadott számú DMA írási és olvasási ciklust hajtott végre, egy végtelen ciklusra.

Ahhoz, hogy nagyjából tudjuk, hogy a DMA jó adatokat ír be a rendszermemóriába, ahhoz először még meg kellett győződnünk arról, hogy a HLS blokk alapvetően jól működik-e. Azaz ebben az esetben generálja-e **TVALID** jelet az AXI Stream FIFO számára, hiszen ilyenkor ő a Master. Ezt mutatja az 5.4. ábra, ahol is egyszerűen a **TVALID** felfutóélére triggereltük a logikai analizátort.




5.4. Ábra – A HLS blokk TVALID jelének ellenőrzése

Ezt követően megnéztük több csomag átvitelét is úgy, hogy a Capture Setup-ban beállítottuk, hogy a **TVALID** felfutó élére vegyen csak mintát a logikai analizátor, ezt mutatja az 5.5. ábra.




5.5. Ábra – Több AXI Stream csomag ellenőrzése

Továbbá, úgy is ellenőriztük a CODEC által küldött értékeket, hogy a ChipScope-ban a TDATA megjelenítését átraktuk analógra, ezt mutatja az 5.6. ábra.




5.6. Ábra – A mintavételezett szinusz jel analóg megjelenítése

Majd legvégül arról is szerettünk volna meggyőződni, hogy a DMA által beírt adatok jellegre megegyeztek-e a bemeneti jellel. Ezért egy négyszögjelet adtunk a CODEC LINE IN bemenetére, hogy a DMA RX bufferének báziscíméről kiolvasott adatott könnyen értelmezni tudjuk. A mintavételezett hullámformát az 5.7. ábra mutatja be.



5.7. Ábra – A négyszögjel gerjesztés hullámformája

Miután beírt pár adatot a DMA, azután megállítottuk a futó szoftvert és XSCT-ben egyszerű memória olvasással kiolvastunk néhány adatot a DMA RX bufferének báziscíméről kezdődően, amelyeket MATLAB-ban ábrázoltunk, ez látható az 5.8. ábrán.



5.8. Ábra – A DMA RX bufferéből kiolvasott adatok

Persze, nem kellett volna a MATLAB, egyszerűen eldönthető lett volna 32 bites hexadecimális értékek legfelső számjegyei alapján, hogy nagyjából jók-e a bevitt adatok.

6. fejezet

FIR szűrő megvalósítása Vivado HLS-ben

A következő alkalommal az 5. fejezetben megvalósított adaptermodult lecseréltük egy FIR szűrőre, amelynek a mintavételei frekvenciája 96 kHz volt. A modul két porton keresztül fogadta a jobb és bal csatorna adatait, amelyeken a beállításától függően 2-szeres vagy 4-szeres decimálást is végre tudott hajtani. Ezekben az esetekben 256 és 512 számú szűrőegyütthatót használt, míg egyszerű decimálás esetén 128-at, de a szűrő együtthatószáma szabadon programozható volt egészen 512-ig.

A bemenő adatokat 1.23, míg az együtthatókat 1.31 alakú fixpontos számonként várta, valamint a szűrés végeredményét 1.31 alakban szolgáltatta.

6.1. Vivado HLS

A magas szintű szintézishez a FIR szűrőt a 6.1. kóddal modelleztük.

6.1. Kód – A FIR szűrőt megvalósító forráskód (fir_hw.cpp)

```
1 #include "iostream"
2 #include "fir_hw_common.h"
3
4 void fir_hw(
5     ap_uint<16>      tlast_dnum      ,
6     ap_uint<3>      smpl_rd_num     ,
7     ap_uint<9>      tap_num_ml      ,
8     coeff_t        coeff_hw[N]     ,
9     din_t*         input_l         ,
10    din_t*         input_r         ,
11    out_stream_struct* res
12 ){
13 #pragma HLS INTERFACE axis register both port=res
14
15     // Handshake ports
16 #pragma HLS INTERFACE ap_hs port=input_r
17 #pragma HLS INTERFACE ap_hs port=input_l
18
19     // AXI Lite ports
20 #pragma HLS INTERFACE s_axilite port=tlast_dnum
21 #pragma HLS INTERFACE s_axilite port=smpl_rd_num
22 #pragma HLS INTERFACE s_axilite port=tap_num_ml
23 #pragma HLS INTERFACE s_axilite port=coeff_hw
24
25     // Block level handshake off
26 #pragma HLS INTERFACE ap_ctrl_none port=return
27
28
29     //----- Internals -----
30     static ap_uint<16> packet_cntr   = 0 ;
31     static ap_uint<1>  l_r_indicator = 0 ;
32     static ap_uint<9>  wr_addr_l     = 0 ;
33     static ap_uint<9>  wr_addr_r     = 0 ;
34     static ap_uint<3>  iteration     = 0 ;
35     static din_t       smpl[N][2]    ;
36
37     ap_uint<9>         addr = 0      ;
38     ap_uint<9>         mask ;
39     din_t             l_din  ;
40     din_t             r_din  ;
41     out_stream_struct dout  ;
42     int               i      ;
43     accum_t          accu   ;
44     //-----
45
46     // Create overflow mask
47     switch(smpl_rd_num){
48     case 1:  mask = 0x07F; break; // 7 bit (128 sample)
49     case 2:  mask = 0x0FF; break; // 8 bit (256 sample)
50     default: mask = 0x1FF; // 9 bit (512 sample)
51     }
52
53     // DEBUG
54 #ifdef DEBUG_ON
55     std::cout << "packet_cntr_" << (int)(packet_cntr) << std::endl;
56 #endif
57
58     // Doing the "multiplexing" between the channels
59     if(l_r_indicator){
60 #ifdef DEBUG_ON
```

```

61         std::cout << "Channel_=_LEFT_" << std::endl;
62     #endif
63
64         // Storing inputs to sample arrays
65         addr = wr_addr_l;
66         smp1[addr][l_r_indicator] = (*input_l);
67         // Increase and mask wr_address
68         wr_addr_l = (wr_addr_l + 1) & mask;
69     }
70     else{
71     #ifdef DEBUG_ON
72         std::cout << "Channel_=_RIGHT_" << std::endl;
73     #endif
74
75         // Storing inputs to sample arrays
76         addr = wr_addr_r;
77         smp1[addr][l_r_indicator] = (*input_r);
78         // Increase and mask wr_address
79         wr_addr_r = (wr_addr_r + 1) & mask;
80     }
81     // Decimation (run only in every smp1_rd_num. iteration)
82     if (iteration <= 1){
83         // Init accu
84         accu = 0;
85         // Loop for coefficients
86         for_mac: for (i = 0; i <= tap_num_ml; i++)
87             {
88             #pragma HLS LOOP_TRIPCOUNT min=127 max=511
89             #pragma HLS PIPELINE II=1
90             // MAC for correct channel
91             accu = accu + (coeff_hw[i] * smp1[addr][l_r_indicator]);
92
93             // Decrease address
94             if(addr == 0)
95                 addr = tap_num_ml;
96             else
97                 addr--;
98         }
99
100        // Output
101        dout.tdata = accu;
102        // Generating 'tlast' when it is needed
103        if(packet_cntr == tlast_dnum){
104            dout.tlast = true;
105            packet_cntr = 0;
106        } else {
107            dout.tlast = false;
108            packet_cntr++; // Incrementing packet counter
109        }
110
111        // Driving outputs
112        (*res) = dout;
113
114        // DEBUG
115        std::cout << "dout.tdata_=" << (float)dout.tdata << std::endl;
116    }
117
118    // Toggling channel indicator
119    l_r_indicator++;
120
121    // Increase iteration
122    if(iteration >= ((smp1_rd_num*2)-1))
123        iteration = 0;
124    else
125        iteration++;
126 }

```

A 60. sorban lévő `l_r_indicator` változót használtuk arra, hogy multiplexáljunk a bemenő jobb és bal csatorna adatai között, hiszen az I2S interfészelésért felelős modulunk felváltva adogatta ki magából az Audio CODEC által mintavételezett adatokat.

A 82. sorban az `iteration` változó értékének vizsgálatával valósítjuk meg a decimálást, olyan módon, hogy az ezt követő tényleges jelfeldolgozást végző rész az `smp1_rd_num` változó függvényében csak 1/2/4 bementi változónként kerül végrehajtásra. A FIR szűrőt a 86. sorban kezdődő `for_mac` ciklus írja le, amire PIPELINE pragmat állítottunk be 1-es inicializációs intervallummal, valamint az időzítések analizéséhez használtuk a LOOP_TRIPCOUNT pragmat is. A kód további részében a szűrés eredményének kimenetre vezetése, a TLAST jel generálása és a vezérlést végző két változó léptetése látható.

A szűrőhöz használt típusokat és makrókat a 6.2. kód szemlélteti.

6.2. Kód – A FIR szűrőhöz használt típusok és makrók forráskódja (`fir_hw_common.h`)

```

1  #include "ap_int.h"
2  #include "ap_fixed.h"
3
4  #ifndef FIR_HW_COMMON_H
5  #define FIR_HW_COMMON_H
6
7  #define N 512
8
9  #define DEBUG_ON
10
11 typedef ap_fixed<24, 1, AP_TRN_ZERO, AP_WRAP > din_t;
12 typedef ap_fixed<32, 1, AP_TRN_ZERO, AP_SAT > dout_t;
13 typedef ap_fixed<32, 1, AP_RND_ZERO, AP_WRAP > coeff_t;
14 typedef ap_fixed<41, 10, AP_TRN_ZERO, AP_WRAP > accu_t;
15
16 struct out_stream_struct{
17     dout_t tdata;
18     bool tlast;
19 };
20 #endif

```

6.2. Tesztelés

A HLS szintéziséhez használt kódot a 6.3. Cpp testbench-el ellenőriztük.

6.3. Kód – A szimulációhoz használt Cpp testbench forráskódja (fir_hw_tb.cpp)

```
1 #include "iostream"
2 #include <cstdlib>
3 #include <ctime>
4
5 #include "fir_hw_common.h"
6 #include "fir_coeffs.h"
7
8 // #define TAP_NUM_128
9 #define TAP_NUM_256
10 // #define TAP_NUM_512
11
12 void fir_hw(
13     ap_uint<16>      tlast_dnum      ,
14     ap_uint<3>       smpl_rd_num     ,
15     ap_uint<9>       tap_num_ml     ,
16     coeff_t         coeff_hw[N]    ,
17     din_t*          input_l        ,
18     din_t*          input_r        ,
19     out_stream_struct* res
20 );
21
22 int main() {
23     ap_uint<16>      tb_tlast_dnum;
24     ap_uint<3>       tb_smpl_rd_num;
25     ap_uint<9>       tb_tap_num_ml;
26     coeff_t         tb_coeff_hw[N];
27     din_t           tb_ldata = 0;
28     din_t           tb_rdata = 0;
29     out_stream_struct tb_res ;
30
31     // Setup
32     tb_tlast_dnum = 31;
33
34     #ifdef TAP_NUM_128
35         tb_tap_num_ml = 127;
36         tb_smpl_rd_num = 1;
37     #endif
38     #ifdef TAP_NUM_256
39         tb_tap_num_ml = 255;
40         tb_smpl_rd_num = 2;
41     #endif
42     #ifdef TAP_NUM_512
43         tb_tap_num_ml = 511;
44         tb_smpl_rd_num = 4;
45     #endif
46
47     std::cout << std::endl;
48
49     std::cout << "Setup" << std::endl;
50     std::cout << "=====" << std::endl;
51     std::cout << "tap_num_ml_=" << (int) (tb_tap_num_ml) << std::endl;
52     std::cout << "smpl_rd_num_=" << (int) (tb_smpl_rd_num) << std::endl;
53     std::cout << "=====" << std::endl;
54     std::cout << std::endl;
55
56
57
58     // for(int i = 0; i < tb_tlast_dnum; i++){
59     for(int i = 0; i < (int) (2*tb_tap_num_ml); i++){
60
61         std::cout << "Test_[" << i << "]" << std::endl;
62         std::cout << "=====" << std::endl;
63
64         // Use current time as seed for random generator
65         std::srand(std::time(NULL));
66
67         // Dirac impulse
68         if(i == 0)
69             tb_rdata = 0.99;
70         else
71             tb_rdata = 0.0;
72
73         if(i == 1)
74             tb_ldata = 0.99;
75         else
76             tb_ldata = 0.0;
77
78         std::cout << "tb_ldata_=" << (tb_ldata) << std::endl;
79         std::cout << "tb_rdata_=" << (tb_rdata) << std::endl;
80
81         fir_hw(
82             tb_tlast_dnum ,
83             tb_smpl_rd_num ,
84             tb_tap_num_ml ,
85             // tb_coeff_hw
86             #ifdef TAP_NUM_128
87                 filter_128,
88             #endif
89             #ifdef TAP_NUM_256
90                 filter_256,
91             #endif
92             #ifdef TAP_NUM_512
93                 filter_512,
94             #endif
95             &tb_ldata ,
96             &tb_rdata ,
97             &tb_res
98         );
99
100         std::cout << std::endl;
101         std::cout << "=====" << std::endl;
102         std::cout << std::endl;
103     }
104     return 0;
105 }
106
```

A 6.4. ábrán a testbench szimulációjának egy részeredménye látható, ahol 256-os együtthatós számot és kétszeres decimálást alkalmaztunk. Észrevehető, hogy a modul a kimeneti adat portokon csak minden második meghívás alkalmával szolgáltat új adatot.

6.4. Kód – A Cpp testbench szimulációjának egy részlete

```
Setup
=====
tap_num_m1 = 255
smp1_rd_num = 2
=====

Test [0]
=====
tb_ldata = 0
tb_rdata = 0,99
packet_cntr = 0
Channel = RIGHT
dout.tdata = 2.44053e-006
=====

Test [1]
=====
tb_ldata = 0,99
tb_rdata = 0
packet_cntr = 1
Channel = LEFT
dout.tdata = 2.44053e-006
=====

Test [2]
=====
tb_ldata = 0
tb_rdata = 0
packet_cntr = 2
Channel = RIGHT
=====

Test [3]
=====
tb_ldata = 0
tb_rdata = 0
packet_cntr = 2
Channel = LEFT
=====

Test [4]
=====
tb_ldata = 0
tb_rdata = 0
packet_cntr = 2
Channel = RIGHT
dout.tdata = -3.21306e-006
=====

Test [5]
=====
tb_ldata = 0
tb_rdata = 0
packet_cntr = 3
Channel = LEFT
dout.tdata = -3.21306e-006
=====

Test [6]
=====
tb_ldata = 0
tb_rdata = 0
packet_cntr = 4
Channel = RIGHT
=====

Test [7]
=====
tb_ldata = 0
tb_rdata = 0
packet_cntr = 4
Channel = LEFT
=====
...

```


6.3. Szintézis eredmények

Az szűrő szintézise után kapott eredményeket a 6.1. ábra foglalja össze.

Performance Estimates									
Timing (ns) Summary Clock Target Estimated Uncertainty ap_clk 10.00 8.51 1.25 Latency (clock cycles) Summary Latency Interval min max min max Type 1 516 1 516 none Detail Instance N/A Loop Latency min max Iteration Latency 129 513 4 Initiation Interval achieved target Trip Count Pipelined 1 1 127 - 511 yes									
Utilization Estimates Summary Name BRAM_18K DSP48E FF LUT DSP - - 3 - - Expression - - - 0 803 FIFO - - - 0 0 Instance 2 - 156 211 Memory - - - 0 0 Multiplier - - - 198 Register 0 - 416 32 Total 4 3 376 1244 Available 280 220 106400 53200 Utilization (%) 1 1 -0 2									
Instance					Register				
Instance Module BRAM_18K DSP48E FF LUT fir_hw_axi_lite_s_axi_U fir_hw_axi_lite_s_axi 2 0 156 166 fir_hw_mux_83_9_1_U1 fir_hw_mux_83_9_1 0 0 0 45 Total 2 2 0 156 211					Name FF LUT Bits Const Bits ap_CS_fsm 4 0 4 0 ap_enable_reg_pp0_iter0 1 0 1 0 ap_enable_reg_pp0_iter1 1 0 1 0 ap_enable_reg_pp0_iter2 1 0 1 0 ap_enable_reg_pp0_iter3 1 0 1 0 coeff_hw_v_load_reg_872 32 0 32 0 exitcond_reg_848 1 0 1 0 l_reg_290 10 0 10 0 htmp_reg_839 1 0 1 0 iteration_V_load_reg_833 3 0 3 0 L_r_indicator_V 1 0 1 0 L_r_reg_290 10 0 10 0 p_0224_l_reg_280 9 0 9 0 p_val2_s_reg_882 36 0 36 0 p_val2_s_reg_268 41 0 41 0 packet_init_V 16 0 16 0 res_idata_V_l_payload_A 32 0 32 0 res_idata_V_l_payload_B 32 0 32 0 res_idata_V_l_sel_id 1 0 1 0 res_idata_V_l_sel_wir 1 0 1 0 res_idata_V_l_state 2 0 2 0 res_idata_V_l_payload_B 1 0 1 0 res_idata_V_l_payload_B 1 0 1 0 res_idata_V_l_payload_B 1 0 1 0 res_idata_V_l_sel_wir 1 0 1 0 res_idata_V_l_state 2 0 2 0 smpLr_d_load_reg_877 24 0 24 0 smpLr_d_num_V_read_reg_811 3 0 3 0 t_V_reg_821 16 0 16 0 tag_num_m1_V_read_reg_806 9 0 9 0 tlast_num_m1_V_read_reg_816 16 0 16 0 tmp_l_reg_849 10 0 10 0 wt_addr_r_V 9 0 9 0 wt_addr_r_V 9 0 9 0 exitcond_reg_848 64 32 1 0 Total 416 32 353 0				
Interface									
Summary RTL Ports Dir Bits Protocol Source Object C Type s_axi_AXI_Lite_AWVALID in 1 s_axi AXI_Lite array s_axi_AXI_Lite_AWREADY out 1 s_axi AXI_Lite array s_axi_AXI_Lite_AWADDR in 12 s_axi AXI_Lite array s_axi_AXI_Lite_WVALID in 1 s_axi AXI_Lite array s_axi_AXI_Lite_WREADY out 1 s_axi AXI_Lite array s_axi_AXI_Lite_WDATA in 32 s_axi AXI_Lite array s_axi_AXI_Lite_WSTRB in 4 s_axi AXI_Lite array s_axi_AXI_Lite_ARVALID in 1 s_axi AXI_Lite array s_axi_AXI_Lite_ARREADY out 1 s_axi AXI_Lite array s_axi_AXI_Lite_BVALID in 12 s_axi AXI_Lite array s_axi_AXI_Lite_BREADY in 1 s_axi AXI_Lite array s_axi_AXI_Lite_BRESP out 2 s_axi AXI_Lite array s_axi_AXI_Lite_BRESP in 1 s_axi AXI_Lite array ap_clk in 1 ap_ctrl none fir_hw return value ap_rst_n in 1 ap_ctrl none fir_hw return value input_LV in 24 ap_hs input_LV pointer input_LV_ap_vid in 1 ap_hs input_LV pointer input_LV_ap_ack out 1 ap_hs input_LV pointer input_LV in 24 ap_hs input_LV pointer input_LV_ap_ack in 1 ap_hs input_LV pointer input_r_V_ap_vid out 1 ap_hs input_r_V pointer res_TDATA out 32 axis res_idata_V pointer res_TVALID out 1 axis res_tlast pointer res_TREADY in 1 axis res_tlast pointer res_TLAST out 1 axis res_tlast pointer									

6.1. Ábra – A szűrő szintézise után kapott eredmények

A 18x25-ös DSP MAC-ek közül 3-at is használ a szintetizált modell, viszont elméletileg 2-vel meglehetne oldani a FIR szűrésnél használt műveleteket.

7. fejezet

A hálózati kommunikáció megvalósítása

Az utolsó gyakorlat alkalmával egy UDP alapú hálózati kommunikációt kellett megvalósítanunk, a számítógép és az FPGA-n lévő beágyazott processzoros rendszer között. Ehhez az Ethernet interfész fölé definiált LightweightIP TCP/IP stack-et használtuk. A fejlesztés során az SDK-ban elérhető lwip141 példaalkalmazást módosítottuk, hogy képes legyen lekezelni az UDP csomagokat a PC és az FPGA között.

A példa alkalmazásban két forrásfájl volt: main.c és echo.c. Ez előbbi a főprogramot míg az utóbbi az alkalmazásspecifikus részt tartalmazta.

A main.c-ben csak a MAC címet és az IP címet kellett megfelelően beállítanunk.

7.1. Kód – A main.c-ben végrehajtott módosítások

```
1  /* the mac address of the board. this should be unique per board */
2  unsigned char mac_ethernet_address[] =
3  { 0x00, 0x0a, 0x35, 0x00, 0x01, 0x08 };
4
5  ...
6  /* initialize IP addresses to be used */
7  IP4_ADDR(&pcip, 192, 168, 1, 176);
8  IP4_ADDR(&ipaddr, 192, 168, 1, 61);
9  IP4_ADDR(&netmask, 255, 255, 255, 0);
10 IP4_ADDR(&gw, 192, 168, 1, 1);
```

Az echo.c-t átneveztük application.c-re és az ott szereplő függvényeket átírtuk azok UDP változataira, ezt mutatja a 7.2. ábra.

7.2. Kód – Az application.c-ben megvalósított UDP-kezelő függvények

```
1  // Global variable to hold command of the UDP viewer application
2  int send_data = 0;
3  // Array to store 1024 byte to transmit
4  int data_to_pc [256];
5
6  struct udp_pcb *pc_pcb;
7  unsigned pc_port;
8  ip_addr_t pc_addr;
9
10 ...
11
12 // Transmit data to the IP address
13 int transfer_data(ip_addr_t *ip) {
14     // If the command is 0x01 from the UDP viewer
15     if (send_data){
16
17         // Create a packet buffer for 1024 bytes
18         struct pbuf *p;
19         p = pbuf_alloc(PBUF_TRANSPORT, 1024, PBUF_REF);
20         // Point its payload to global data array
21         p->payload = data_to_pc;
22         // Send them
23         udp_sendto(pc_pcb, p, &pc_addr, pc_port);
24         // Destruct the packet buffer
25         pbuf_free(p);
26     }
27     return 0;
28 }
29
30 ...
31
32 // Callback function: this will get called on an UDP packet reception on the FPGA
33 void recv_callback(void *arg, struct udp_pcb *pcb,
34                  struct pbuf *p, ip_addr_t *addr, u16_t port)
35 {
36     pc_pcb = pcb;
37     pc_port = port;
38     pc_addr = *addr;
39
40     // Do not read the packet if we are not in ESTABLISHED state
41     if (!p) {
42         udp_recv(pcb, NULL, NULL);
43         return;
44     }
45
46     // If the received data is 0x00 then the UDP viewer
47     // wants from the FPGA to send out data
48     if (*((int*)(p->payload)) == 0x00){
```

```

49     send_data = 1;
50 }
51 // If it is 0x01 then the transmit should be stopped
52 else if (*(int*)(p->payload) == 0x01){
53     send_data = 0;
54 }
55 // Destruct the packet buffer
56 pbuf_free(p);
57
58 return;
59 }
60 ...
61
62
63 int start_application()
64 {
65     // Pointer to UDP protocol control block
66     struct udp_pcb *pcb;
67     // Used port
68     unsigned port = 1234;
69     // Return values for udp_* methods
70     err_t err;
71
72     // Test data to UDP viewer software application
73     int i;
74     for (i=0; i<128; i++){
75         data_to_pc [2*i] = i;
76         data_to_pc [2*i+1] = i;
77     }
78
79     // Create new PCB
80     pcb = udp_new();
81     if (!pcb) {
82         xil_printf("Error_creating_PCB_Out_of_Memory\n\r");
83         return -1;
84     }
85
86     // Assign IP and Port to the used PCB
87     err = udp_bind(pcb, IP_ADDR_ANY, port);
88     if (err != ERR_OK) {
89         xil_printf("Unable_to_bind_to_port_%d:_err_=%d\n\r", port, err);
90         return -2;
91     }
92
93     // Register the PCB struct and the callback function
94     // with UDP reception handler
95     udp_recv(pcb, recv_callback, NULL);
96
97     return 0;
98 }

```

Az így kapott kapcsolatot először a Windows ping parancsával ellenőriztük le, ez szerepel a 7.1. ábrán, valamint a Wireshark programmal is megtettük ugyanezt. Ezeket a 7.2. és a 7.3. ábrákon lehet látni.

```

C:\Users\Student>ping 192.168.1.61

Pinging 192.168.1.61 with 32 bytes of data:
Reply from 192.168.1.61: bytes=32 time<1ms TTL=255
Reply from 192.168.1.61: bytes=32 time<1ms TTL=255
Reply from 192.168.1.61: bytes=32 time<1ms TTL=255
Reply from 192.168.1.61: bytes=32 time<1ms TTL=255

Ping statistics for 192.168.1.61:
    Packets: Sent = 4, Received = 4, Lost = 0 (0% loss),
    Approximate round trip times in milli-seconds:
        Minimum = 0ms, Maximum = 0ms, Average = 0ms

```

7.1. Ábra – A hálózati kapcsolat ellenőrzése a Windows ping paranccsal

> Frame 267: 43 bytes on wire (344 bits), 43 bytes captured (344 bits) on interface 0
 > Ethernet II, Src: AsrockIn_60:f4:3c (d0:50:99:60:f4:3c), Dst: Xilinx_00:01:08 (00:0a:35:00:01:08)
 > Internet Protocol Version 4, Src: 192.168.1.176, Dst: 192.168.1.61
 > User Datagram Protocol, Src Port: 60275 (60275), Dst Port: 1234 (1234)
 ▾ Data (1 byte)
 Data: 00
 [Length: 1]

```

0000  00 0a 35 00 01 08 d0 50 99 60 f4 3c 08 00 45 00  ..5...P .`.<...E.
0010  00 1d 36 12 00 00 80 11 00 00 c0 a8 01 b0 c0 a8  ..6.....
0020  01 3d eb 73 04 d2 00 09 84 58 00                .=s.... .X
    
```

7.2. Ábra – A hálózati kapcsolat ellenőrzése Wireshark-kal

> Frame 457: 1066 bytes on wire (8528 bits), 1066 bytes captured (8528 bits) on interface 0
 > Ethernet II, Src: Xilinx_00:01:08 (00:0a:35:00:01:08), Dst: AsrockIn_60:f4:3c (d0:50:99:60:f4:3c)
 > Internet Protocol Version 4, Src: 192.168.1.61, Dst: 192.168.1.176
 > User Datagram Protocol, Src Port: 1234 (1234), Dst Port: 1234 (1234)
 > GigE Vision Streaming Protocol

```


0000  d0 50 99 60 f4 3c 00 0a 35 00 01 08 08 00 45 00  .P.`.<... 5....E.
0010  04 1c 00 00 00 00 ff 11 33 93 c0 a8 01 3d c0 a8  ..... 3....=.
0020  01 b0 04 d2 04 d2 04 08 e9 7c 00 00 00 00 01 00  ..... |.....
0030  00 00 02 00 00 00 03 00 00 00 04 00 00 00 05 00  .....
0040  00 00 06 00 00 00 07 00 00 00 08 00 00 00 09 00  .....
0050  00 00 0a 00 00 00 0b 00 00 00 0c 00 00 00 0d 00  .....
0060  00 00 0e 00 00 00 0f 00 00 00 10 00 00 00 11 00  .....
0070  00 00 12 00 00 00 13 00 00 00 14 00 00 00 15 00  .....
0080  00 00 16 00 00 00 17 00 00 00 18 00 00 00 19 00  .....
0090  00 00 1a 00 00 00 1b 00 00 00 1c 00 00 00 1d 00  .....
00a0  00 00 1e 00 00 00 1f 00 00 00 20 00 00 00 21 00  ..... !.
00b0  00 00 22 00 00 00 23 00 00 00 24 00 00 00 25 00  .."...#. .$.%#.
00c0  00 00 26 00 00 00 27 00 00 00 28 00 00 00 29 00  ..&...'. ..(...).
00d0  00 00 2a 00 00 00 2b 00 00 00 2c 00 00 00 2d 00  ..*...+. ..-...~.
00e0  00 00 2e 00 00 00 2f 00 00 00 30 00 00 00 31 00  ..>.../. ..0...1.
00f0  00 00 32 00 00 00 33 00 00 00 34 00 00 00 35 00  ..2...3. .4...5.
0100  00 00 36 00 00 00 37 00 00 00 38 00 00 00 39 00  ..6...7. .8...9.
0110  00 00 3a 00 00 00 3b 00 00 00 3c 00 00 00 3d 00  ..:....; .<...=.
0120  00 00 3e 00 00 00 3f 00 00 00 40 00 00 00 41 00  ..>...?. ..@...A.
0130  00 00 42 00 00 00 43 00 00 00 44 00 00 00 45 00  ..B...C. .D...E.
0140  00 00 46 00 00 00 47 00 00 00 48 00 00 00 49 00  ..F...G. .H...I.
0150  00 00 4a 00 00 00 4b 00 00 00 4c 00 00 00 4d 00  ..J...K. .L...M.
    
```

7.3. Ábra – Az FPGA válasza a Wireshark-on küldött lekérdezésre

Miután létrejött az adatkapcsolat, kipróbáltuk az adatátvitelt a 7.2. kódrészlet 74. és 76. sora közötti adatokkal. Az FPGA-ról indított UDP broadcastot a 7.4. ábra, míg a PC által fogadott adatokat a 7.5. ábra szemlélteti.

No.	Time	Source	Destination	Protocol	Length	Info
91	4.597021	192.168.1.176	192.168.1.61	UDP	43	65525 → 1234 Len=1
92	5.204959	192.168.1.176	192.168.1.61	UDP	43	65525 → 1234 Len=1
267	15.741066	192.168.1.176	192.168.1.61	UDP	43	60275 → 1234 Len=1
457	29.807538	192.168.1.61	192.168.1.176	GVSP	1066	LEADER [Block ID: 0 Packet ID: 0] Unknown Payload Type (0x0)
458	30.057524	192.168.1.61	192.168.1.176	GVSP	1066	LEADER [Block ID: 0 Packet ID: 0] Unknown Payload Type (0x0)
477	30.307524	192.168.1.61	192.168.1.176	GVSP	1066	LEADER [Block ID: 0 Packet ID: 0] Unknown Payload Type (0x0)
496	30.557526	192.168.1.61	192.168.1.176	GVSP	1066	LEADER [Block ID: 0 Packet ID: 0] Unknown Payload Type (0x0)
498	30.807527	192.168.1.61	192.168.1.176	GVSP	1066	LEADER [Block ID: 0 Packet ID: 0] Unknown Payload Type (0x0)
504	31.057515	192.168.1.61	192.168.1.176	GVSP	1066	LEADER [Block ID: 0 Packet ID: 0] Unknown Payload Type (0x0)
510	31.307526	192.168.1.61	192.168.1.176	GVSP	1066	LEADER [Block ID: 0 Packet ID: 0] Unknown Payload Type (0x0)
511	31.557530	192.168.1.61	192.168.1.176	GVSP	1066	LEADER [Block ID: 0 Packet ID: 0] Unknown Payload Type (0x0)
512	31.811222	192.168.1.61	192.168.1.176	GVSP	1066	LEADER [Block ID: 0 Packet ID: 0] Unknown Payload Type (0x0)
518	32.061230	192.168.1.61	192.168.1.176	GVSP	1066	LEADER [Block ID: 0 Packet ID: 0] Unknown Payload Type (0x0)
520	32.311226	192.168.1.61	192.168.1.176	GVSP	1066	LEADER [Block ID: 0 Packet ID: 0] Unknown Payload Type (0x0)
522	32.561215	192.168.1.61	192.168.1.176	GVSP	1066	LEADER [Block ID: 0 Packet ID: 0] Unknown Payload Type (0x0)
525	32.815468	192.168.1.61	192.168.1.176	GVSP	1066	LEADER [Block ID: 0 Packet ID: 0] Unknown Payload Type (0x0)
544	33.065465	192.168.1.61	192.168.1.176	GVSP	1066	LEADER [Block ID: 0 Packet ID: 0] Unknown Payload Type (0x0)
545	33.315474	192.168.1.61	192.168.1.176	GVSP	1066	LEADER [Block ID: 0 Packet ID: 0] Unknown Payload Type (0x0)
556	33.569305	192.168.1.61	192.168.1.176	GVSP	1066	LEADER [Block ID: 0 Packet ID: 0] Unknown Payload Type (0x0)
557	33.819280	192.168.1.61	192.168.1.176	GVSP	1066	LEADER [Block ID: 0 Packet ID: 0] Unknown Payload Type (0x0)
566	34.069286	192.168.1.61	192.168.1.176	GVSP	1066	LEADER [Block ID: 0 Packet ID: 0] Unknown Payload Type (0x0)
573	34.320927	192.168.1.61	192.168.1.176	GVSP	1066	LEADER [Block ID: 0 Packet ID: 0] Unknown Payload Type (0x0)
574	34.570950	192.168.1.61	192.168.1.176	GVSP	1066	LEADER [Block ID: 0 Packet ID: 0] Unknown Payload Type (0x0)
575	34.820945	192.168.1.61	192.168.1.176	GVSP	1066	LEADER [Block ID: 0 Packet ID: 0] Unknown Payload Type (0x0)
576	35.070936	192.168.1.61	192.168.1.176	GVSP	1066	LEADER [Block ID: 0 Packet ID: 0] Unknown Payload Type (0x0)
577	35.322526	192.168.1.61	192.168.1.176	GVSP	1066	LEADER [Block ID: 0 Packet ID: 0] Unknown Payload Type (0x0)
578	35.572493	192.168.1.61	192.168.1.176	GVSP	1066	LEADER [Block ID: 0 Packet ID: 0] Unknown Payload Type (0x0)
579	35.822470	192.168.1.61	192.168.1.176	GVSP	1066	LEADER [Block ID: 0 Packet ID: 0] Unknown Payload Type (0x0)

7.4. Ábra – UDP csomagok indítása az FPGA-ról



7.5. Ábra – UDP csomagok fogadása a PC-n

A 7.5. ábrán látható hullámformához mindkét csatornához 0...127 mintát állítottunk elő, így 256 darab tesztmintát tudunk küldeni csomagonként. Ennek megfelelően, 1024 minta megjelenítésénél, mindkét csatornán 8 periódusnyi fűrészfog jelnek kell látszódnia.